• 한국전자파학회논문지
• /
• 제18권1호
• /
• pp.1-6
• /
• 2007

본 논문에서는 출력단 전력의 위상과 크기가 모두 대칭인 새로운 구조의 3-way 전력 분배기를 제안한다. 종래의 일반적인 Wilkinson 전력 분배기의 경우, 3-way 이상의 전력 분배시 격리 특성을 결정하는 저항 소자의 crossover로 인하여 평면형 구조로의 구현이 어려웠다. 반면, 본 논문에서 제안하는 회로는 평면형이면서 격리 저항을 쉽게 장착할 수 있는 장점을 가지고 있다. 그리고 대칭 구조이면서 선로 간 전기적 길이가 동일하므로 출력단 위상차를 위한 별도의 보상 선로가 불필요하다. 제작된 2.4 GHz 대 3-way 전력 분배기는 종래의 구조에 비하여 160% 만큼 개선된 $S_{11}$ 대역폭, 최하22.4 dB의 격리 특성, 그리고 출력 단자간 동일한 위상 특성을 보인다.

• 대한전자공학회논문지TC
• /
• 제46권2호
• /
• pp.147-151
• /
• 2009

본 논문에서는 주파수 측정기의 핵심 소자이며 위상 비교 방향 탐지기의 핵심 소자인 위상 변별기를 설계하였다. Microwave Frequency대역 분류를 기준으로 하여 C-Band의 주파수 신호를 처리하는 광대역 Correlator를 설계하였다. 위상 번별기를 구성하는 광대역 2단 2way Power Divider를 설계하였으며, $180^{\circ}$ Metamaterial Hybrid Rat-Race Coupler와 $90^{\circ}$ Hybrid Coupler를 설계하여, 일반적인 위상변별기와 비교하여, Compact하며, 광대역인 특성을 얻을 수 있었다. 위상 변별기의 구성은 광대역 소자를 사용하였으며 그 외 Phase를 맞추기 위한 Delay Line을 구성하였다.

• International Journal of Ocean System Engineering
• /
• 제1권4호
• /
• pp.205-210
• /
• 2011

High data-rate underwater communications is demanded. This demand imposes stringent requirements on underwater communication equipment of phase-locked-loop (PLL). Phase noise in PLL is unwanted and unavoidable. In this paper, we investigate the PLL phase noise effect on high order QAM for underwater communication systems. The phase noise model using power spectral density is adopted for performance evaluation. The phase noise components considered in PLL are reference oscillator, voltage controlled oscillator (VCO), filter and divider. The filters in PLL noise are assumed to be second order active and passive low pass filters. Through simulation, we analyze the phase noise characteristics of the four components and then investigate the performance improvement factor of each component. Consequently, we derive specifications of VCO, phase detector, divider to meet performance requirement of high data-rate communication using QAM under phase noise influence.

• Journal of electromagnetic engineering and science
• /
• 제10권1호
• /
• pp.35-38
• /
• 2010

A fully integrated parallel-coupled 6-GHz quadrature voltage-controlled oscillator (QVCO) has been designed. The symmetrical parallel-coupled quadrature VCO is implemented using 0.13-${\mu}m$ CMOS process. The measured phase noise is -101.05 dBc/Hz at an offset frequency of 1 MHz. The tuning range of 710 MHz is achieved with a control voltage ranging from 0.3 to 1.4 V. The average output phase error is about $1.26^{\circ}$ including cables and connectors. The QVCO dissipates 10 mA including buffer from the 1.5 V supply voltage. The output characteristic of the differential injection-locked frequency divider (DILFD), which has similar topology to the QVCO, is presented.

• 한국전자파학회논문지
• /
• 제11권4호
• /
• pp.575-581
• /
• 2000

본 논문에서는 Vector Sum 방법을 이용한 새로운 구조의 능동 위상천이기를 제안하였고 그 위상천이기를 제 어할 독특한 디지털 방식의 위상 제어 방법을 제시하였다. 제안한 새로운 구조의 능동 위상천이기는 Wilkinson power combiner/divider, branch line 3 dB quadrature hybrid coupler, 그리고 dual gate FET(DGFET)를 사용 한 가변 이득 증폭기(VGA)를 이용하여 설계.제작하였다. 그리고 제작된 능동 위상천이기를 디지털 방식으로 동작시킴으로써 제안된 구조가 효율적으로 잘 동작하고 또한 제시된 디지혈 방식으로 제어하는 방법이 타당함을 보였다.

• 대한전자공학회논문지TC
• /
• 제47권7호
• /
• pp.128-134
• /
• 2010

본 논문에서는 저부엽과 저손실 특성을 갖는 고전력 20-출력 스트립라인 전력분배기를 설계, 제작하고 측정하였다. 20-출력전력분배기는 S 대역 선형 배열 안테나의 급전회로를 위해 설계되었으며, 좁은 빔폭과 매우 낮은 저부엽 특성을 위해 Dolph-Chebyshev 전류 분포를 활용하였다. 20-출력 전력분배기는 8-출력 분배기 1개, 4-출력 분배기 3개와 링 하이브리드 전력분배기 3개로 구성되었으며, 전력분배의 기본적인 구조로는 T-접합 분배 구조를 사용하였다. 삽입손실과 반사손실을 개선하기 위해서 노치를 T-접합 분배 구조에 적용하였으며 N형 커넥터와 스트립라인 사이의 천이구조를 수정하였다. 설계, 제작된 전력분배기는 대역 내에서 약 0.3 dB의 삽입손실과 8o 보다 작은 rms 위상 부정합 특성을 보였다. 20-출력 전력분배기 2개를 대칭적으로 구성할 경우 40 dB 이상의 저부엽 특성 결과를 20-출력 전력분배기 측정 결과로부터 합성할 수 있었다.

• Journal of electromagnetic engineering and science
• /
• 제17권3호
• /
• pp.138-146
• /
• 2017

A phase-locked dielectric resonator oscillator (PLDRO) is an essential component of millimeter-wave communication, in which phase noise is critical for satisfactory performance. The general structure of a PLDRO typically includes a dual loop of digital phase-locked loop (PLL) and analog PLL. A dual-loop PLDRO structure is generally used. The digital PLL generates an internal voltage controlled crystal oscillator (VCXO) frequency locked to an external reference frequency, and the analog PLL loop generates a DRO frequency locked to an internal VCXO frequency. A dual loop is used to ease the phase-locked frequency by using an internal VCXO. However, some of the output frequencies in each PLL structure worsen the phase noise because of the N divider ratio increase in the digital phase-locked loop integrated circuit. This study examines the design aspects of an interconnected PLL structure. In the proposed structure, the voltage tuning; which uses a varactor diode for the phase tracking of VCXO to match with the external reference) port of the VCXO in the digital PLL is controlled by one output port of the frequency divider in the analog PLL. We compare the proposed scheme with a typical PLDRO in terms of phase noise to show that the proposed structure has no performance degradation.

• 한국항행학회논문지
• /
• 제13권5호
• /
• pp.720-725
• /
• 2009

본 논문은 월킨슨 전력 분배기에서 고립 특성을 확보하기 위해 사용된 100오옴의 연결을 0도 CRLH 전송선로를 사용한 변형된 전력 분배기를 제안하였다. 여기서 사용된 0도 CRLH 전송선로는 위상이 음의 특성을 갖는 RH(Right-Handed) 전송선로와 양의 특성을 가지는 LH (Left-Handed) 전송선로의 결합하여 전체 전기적 길이가 0도가 되는 특성을 갖고 있다. 0도 CRLH 전송선로를 $-30^{\circ}$의 RH 전송선로와 $+30^{\circ}$의 LH 전송선로의 전기적 길이를 선택하여 2-way 전력분배기의 특성을 확인한 결과는 중심주파수 1GHz에서 -3.3dB의 S21과 -27.5dB의 S11 그리고 -25dB 이상의 S23특성을 얻었다. 이 특성은 기존의 RH 전송선로를 이용한 것과 동일함을 확인하였다.

• 한국전자파학회논문지
• /
• 제22권5호
• /
• pp.522-527
• /
• 2011

본 논문에서는 54 GHz 대역의 위상 고정 루프에서 사용되기 위한 Ring 발진기를 이용한 3 분주 주입 동기 주파수 분주기(Injection-Locked Frequency Divider: ILFD)를 0.13-${\mu}M$ Si RFCMOS 공정을 이용하여 설계, 제작한 결과를 보인다. 1.8 V의 공급 전압에 대해서 buffer단을 포함하여 70 mW의 전력을 소비하며, 입력 신호가 없을 때 0~1.8 V의 varactor 조정 전압 범위에 대하여 18.92~19.31 GHz에서 자유 발진(free-running oscillation)을 하였다. 0 dBm의 입력 전력에 대해서 1.02 GHz(54.82~55.84 GHz)의 동기 범위(locking range)를 가지며 varactor 조정(0~1.8 V)을 포함한 동작 범위(operating range)는 약 2.4 GHz(54.82~57.17 GHz)를 보였다. 제작된 회로의 크기는 측정 pad를 포함하여 0.42 mm${\times}$0.6 mm이며, pad를 제외한 실제 동작 영역의 크기는 0.099 mm${\times}$0.056 mm이다.

• 한국항행학회논문지
• /
• 제24권4호
• /
• pp.299-304
• /
• 2020

본 논문은 평면형 구조를 갖는 원형 부채꼴 모양의 전력 분배기-결합기 설계에 대한 것이다. 이 구조는 직렬형으로 구성할 수 있으며 원형 부채꼴 모양으로 인하여 간단한 회로 구성과 출력의 크기와 위상 발란스 특성을 개선할 수 있으며, 이것은 단순한 입력 정합회로를 갖고 있으며 출력 포트 사이에 RC 병렬 회로를 삽입하여 출력의 반사계수와 고립도를 개선하였다. 설계된 분배기와 결합기는 구조적으로 부채꼴 모양의 대칭적으로 설계되었기 때문에 출력 포트를 2개 또는 4개로 구성하였을 때 출력 사이의 크기 발란스 ± 0.1 dB 와 위상 발란스 ± 1o를 갖는 우수한 특성을 갖고 있다. 이러한 전기적 특성을 확인하기 위해서 동작주파수 2 GHz에서 제작된 평면형 전력 분배기-결합기는 시뮬레이션과 특성이 잘 일치함을 확인하였다.