• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.199-202
• /
• 1999

In this paper, a possibility of building various types of RF passive components using the silicon micromachining technique has been examined with special emphasis on the wireless and mobile communication applications. Silicon micromachining technique is compatible with conventional silicon IC process and could provide a possibility of integrating base-band signal processing units and RF passive and active circuit components all in one silicon wafer rendering implementation of system-on-chip paradigm for future mobile and wireless communication systems.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(5)
• /
• pp.157-160
• /
• 2001

We studied about the lighting control system on pc using PLM(Power Line Modem). The PLM is composed of FSK IC-chip and the circuit for the power line communication. We developed the control program using visual c++ language on PC for dimming the lamps. In this paper dimming controller was made with PIC161F874 and its communication speed was 1200 boad rates.

• 한국전자통신학회논문지
• /
• 제8권10호
• /
• pp.1427-1434
• /
• 2013

본 논문에서는 이동통신용 단말기 PCB Layout 위에 내장형 칩 안테나를 직접 설계하여 DCS(1.71~1.88GHz) 대역, PCS(1.75~1.87GHz) 대역 및 UPCS(1.85~1.99GHz)대역에서 공통으로 사용할 수 있는 이동통신용 트리플밴드 칩 안테나를 설계하였다. 안테나의 특성 해석을 위해서 Single, Dual, Triple Band 안테나를 설계 및 측정하였다. 설계된 안테나들은 제작하여 LTK(Laird Technologies Korea)에서 네트워크 분석기에 의해서 측정되었다. 트리플 광대역 특성은 1.71GHz~1.99GHz의 대역에서 동작하는 설계된 안테나의 측정된 대역폭(V.S.W.R<2.0)을 실현시켰다. 이 안테나의 크기는 $19mm{\times}4mm{\times}1.6mm$으로 설계하여 매우 소형화시켰으며, 칩 안테나의 단점인 좁은 대역폭을 크게 개선시켰다. 그리고 실험 측정 성능들은 시뮬레이션 성능들과 매우 유사함을 보여 주었다.

• 한국정보통신학회논문지
• /
• 제25권2호
• /
• pp.259-266
• /
• 2021

USB 버스는 편리하게 사용할 수 있고 빠르게 데이터를 전송하는 장점이 있어서, FPGA 개발보드와 PC 사이의 표준적인 인터페이스이다. 본 논문에서는 Cypress FX3 USB 3 브릿지 칩에 대한 slave FIFO 인터페이스를 사용하여 FPGA 검증 시스템을 구현하였다. slave FIFO 인터페이스 모듈은 FIFO 구조의 호스트 인터페이스 모듈과 마스터 버스 제어기와 명령 해독기로 구성되며, FX3 브릿지 칩에 대한 스트리밍 데이터 통신과 사용자 설계 회로에 대한 메모리 맵 형태의 입출력 인터페이스를 지원한다. 설계 검증 시스템에는 Cypress FX3 칩과 Xilinx Artix FPGA (XC7A35T-1C5G3241) 칩으로 구성된 ZestSC3 보드가 사용되었다. C++ DLL 라이브러리와 비주얼 C# 언어를 사용하여 개발한 GUI 소프트웨어를 사용하여, 사용자 설계 회로에 대한 FPGA 검증 시스템이 다양한 클록 주파수 환경에서 올바로 동작함을 확인하였다. 설계한 FPGA 검증 시스템의 slave FIFO 인터페이스 회로는 모듈화 구조를 갖고 있어서 메모리맵 인터페이스를 갖는 다른 사용자 설계 회로에도 응용이 가능하다.

• 한국음향학회지
• /
• 제16권3호
• /
• pp.86-93
• /
• 1997

본 연구에서는 필터의 길이를 최소로 유지하면서 원하는 목표 주파수 사양을 만족하는 최적화 설계 방법을 제시하였다. 또한, 통과 대역에서의 리플과 군지연 특성을 진폭 특성과 함께 설계에 반영할 수 있는 최적화 평가함수의 고속 계산 알고리듬을 제안하였으며, 이를 설계 시뮬레이터로 구현하여 그래픽 사용자 인터페이스를 갖는 설계 시뮬레이션 Tool을 제작하였다. 제안된 최적화 설계 알고리듬과 설계 시뮬레이션 Tool은 Chip 크기 및 적용 회로의 패키지 크기가 제한적인 이동통신기기용 SAW 필터의 설계 및 시뮬레이션 분야에 활용될 수 있을 것으로 기대되며, 이러한 최적화 설계 기술은 FPLMTS와 같은 광대역의 이동통신기기용 대역통과 필터의 설계에 적용될 수 있을 것으로 사료된다.

• 한국광학회지
• /
• 제23권6호
• /
• pp.269-273
• /
• 2012

배광 분포 제어가 용이한 높이 분할방식 반사컵 설계를 수행함에 있어서, 배광 설계시 배광 분포의 설계오차를 줄이기 위하여, LED 칩 표면상의 광량 분포 변화에 따른 반사컵의 배광 특성 변화 경향성을 파악하여 최적 설계에 적용하였다. LED 패키지의 반사컵을 높이에 따라 2단 분할하여 최적 설계한 결과, 교차형과 비교차형의 조합 설계를 통해서 최대 광도와 균일도를 조절하거나 암흑 영역을 없애는 등 다양한 기능성 설계가 가능했다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.145-151
• /
• 2004

본 논문은 WCDMA와 같은 IMT-2000 통신 시스템에서 핵심적으로 사용되고 있는 디지털 정합 필터(Digital Matched Filter)의 최적화된 구조를 제안한다. 제안된 구조는 256칩 Hierarchical Golay sequence를 이용한 기존의 부분 상관 구조를 바탕으로 하는 디지털 정합 필터에 비하여 소비전력과 회로면적을 최소화 하고 효율적인 초기동기채널의 포착을 이루도록 한다. 기존의 부분 상관형 디지털 정합 필터는 부분 상관 구조를 적용하지 않은 디지털 정합 필터보다 상관 연산기의 크기가 감소하나 플립플롭의 크기가 그 이상으로 증가하는 역효과가 발생한다. 본 논문에서는 라운딩 스텝 기법을 적용하여 플립플롭의 크기를 감소시킨 부분 상관형 디지털 정합 필터를 제안하며, 제안된 구조는 기존의 방법에 비하여 면적 및 소비전력이 45%이상 감소한다. 제안된 구조는 Xillinx FPGA를 이용하여 검증하였다.

• 한국정보통신학회논문지
• /
• 제17권8호
• /
• pp.1899-1907
• /
• 2013

본 논문에서는 초미세 패턴으로 구성된 칩-온-필름(Chip-on-Film, COF) 패키징 작업에서 발생하는 결함들을 참조영상에 기초하여 효율적으로 검출하고 분류하는 시스템을 제안한다. COF패키징 제작 과정에서 발생하는 치명적인 결함은 개방(open), 일부개방(mouse bite, near open), 단락(hard short) 및 돌기(protrusion, near short, soft short) 등을 포함한다. 이러한 결함을 검출하기 위해서는 기존에 직접 육안으로 식별하거나 또는 전기회로 설계를 이용하는 방법을 사용하였다. 그러나 이러한 방법은 매우 많은 시간과 고비용이 요구되는 단점이 있다. 본 논문에서는 참조영상을 사용하여 효과적으로 결함유무를 판단하고 결함이 발생되는 경우에 결함의 종류를 4 가지 형태로 분류하는 시스템을 제안한다. 제안방식은 검사영상의 전처리, 관심영역 추출, 지역이진분석에 의한 이물 특징 분석과 분류 등을 포함한다. 수많은 실험을 통해, 제안된 시스템은 초미세 패턴을 가진 COF의 결함 검사 및 분류에 대해 기존의 방식에 비해 시간과 경비를 줄이는데 효과적임을 보인다.

• 융합신호처리학회논문지
• /
• 제1권1호
• /
• pp.89-96
• /
• 2000

본 논문에서는 이동 통신용 단말기에 주로 사용되는 RF-chip inductor의 자동 외관검사를 위한 시스템에 필요한 알고리즘을 제안하였다 제안한 방법은 취득한 영상에 국부적응 이진화 방법, 가산투영 기법을 적용하여 코일 부분과 코어 부분을 분리한다. 분리된 코일부분에 세선화(thinning) 방법, 체인코드(chain-code) 방법, 라벨링(labeling) 방법 등을 적용하여 코일성분을 추출하여 코일의 길이, 연결성, 코일의 turn수 그리고 피치간격에 의한 불균일 검사를 수행하여 소자의 불량 유무를 검사한다. 제안한 방법의 성능을 시험하기 위해 여러 가지 부품에 대한 모의실험을 통해 제안된 알고리즘의 성능을 검증하였다.

• ETRI Journal
• /
• 제46권2호
• /
• pp.323-332
• /
• 2024

Receiver and transmitter monolithic microwave integrated circuit (MMIC) multifunction chips (MFCs) for active phased-array antennas for Ka-band satellite communication (SATCOM) terminals have been designed and fabricated using a 0.15-㎛ GaAs pseudomorphic high-electron mobility transistor (pHEMT) process. The MFCs consist of four-channel radio frequency (RF) paths and a 4:1 combiner. Each channel provides several functions such as signal amplification, 6-bit phase shifting, and 5-bit attenuation with a 44-bit serial-to-parallel converter (SPC). RF pads are implemented on the bottom side of the chip to remove the parasitic inductance induced by wire bonding. The area of the fabricated chips is 5.2 mm × 4.2 mm. The receiver chip exhibits a gain of 18 dB and a noise figure of 2.0 dB over a frequency range from 17 GHz to 21 GHz with a low direct current (DC) power of 0.36 W. The transmitter chip provides a gain of 20 dB and a 1-dB gain compression point (P1dB) of 18.4 dBm over a frequency range from 28 GHz to 31 GHz with a low DC power of 0.85 W. The P1dB can be increased to 20.6 dBm at a higher bias of +4.5 V.