• 반도체디스플레이기술학회지
• /
• 제19권2호
• /
• pp.82-87
• /
• 2020

In this paper, we introduce the novel idea to improve the B/W usage efficiency of on-chip networks used for TAM to test multiple DRAMs. In order to avoid the local bottleneck of test packets caused by an ATE, we make test patterns using microcode-based instructions within ATE and adopt a test bus to transmit test responses from DRAM DFT (Design for Testability) called Test Generator (TG) to ATE. The proposed test platform will contribute to increasing the test economics of memory IC industry.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.368-371
• /
• 1999

In this paper, we propose a neural network processor architecture with on-chip learning and with reconfigurability according to the data dependencies of the algorithm applied. For the neural network model applied, the proposed architecture can be configured into either SIMD or SRA(Systolic Ring Array) without my changing of on-chip configuration so as to obtain a high throughput. However, changing of system configuration can be controlled by user program. To process activation function, which needs amount of cycles to get its value, we design it by using PWL(Piece-Wise Linear) function approximation method. This unit has only single latency and the processing ability of non-linear function such as sigmoid gaussian function etc. And we verified the processing mechanism with EBP(Error Back-Propagation) model.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 D
• /
• pp.2140-2142
• /
• 2003

Recently, TCP/IP on Ethernet protocol is in use environment of LAN have developed a single chip by hardware. Therefore, the study about the single chip applies to the system control application like information electronic appliances, manufacturing automation machine has been made progress. This paper is the development of experimental Client node and Serve node that can transfer input-output data needed on Network Control System Client node is a sensor part of control system, that is, an analog signal is applicable to output data convert AD through LAN. Server node data sended in client convert DA, and then it is applicable to driver of Control System, so it achieves its part. In this study, is prove that using TCP/IP construct Network Control System.

• 센서학회지
• /
• 제15권2호
• /
• pp.112-119
• /
• 2006

Resolution of an image sensor is very significant parameter to improve. It is hard to improve the resolution of the CMOS vision chip for edge detection based on a biological retina using a resistive network because the vision chip contains additional circuits such as a resistive network and some processing circuits comparing with general image sensors such as CMOS image sensor (CIS). In this paper, we proved the problem of low resolution by separating photo-sensing and signal processing circuits. This type of vision chips occurs a problem of low operation speed because the signal processing circuits should be commonly used in a row of the photo-sensors. The low speed problem of operation was proved by using a reset decoder. A vision chip for edge detection with $128{\times}128$ pixel array has been designed and fabricated by using $0.35{\mu}m$ 2-poly 4-metal CMOS technology. The fabricated chip was integrated with optical lens as a camera system and investigated with real image. By using this chip, we could achieved sufficient edge images for real application.

• 센서학회지
• /
• 제12권2호
• /
• pp.57-65
• /
• 2003

CMOS 공정을 이용한 윤곽검출 시각칩 설계시, 넓은 범위의 광강도에 대해서 이미지의 특징검출을 위하여 국소 광적응기능이 필요하다. 국소 광적응이란 망막내 수평억제(lateral inhibition) 기능을 행하는 수평세포를 이용하여 입력 광강도에 응답하는 국소적인 수평세포층의 수용야 크기를 변화시켜 동일한 출력레벨을 얻는 것이다. 따라서, 배경광보다 조금 크거나 아주 큰 입력광의 변화가 있을 때 동일한 출력레벨을 얻을 수 있다. 본 연구에서는, 망막내 수평세포를 p-MOSFET로 구성된 저항성 회로망으로 모델링 및 해석하고, 이를 이용하여 설계된 시각칩의 국소 광적응 메커니즘을 검증하였다.

• 융합신호처리학회논문지
• /
• 제15권4호
• /
• pp.169-175
• /
• 2014

NG-SDH 시스템은 광케이블 통하여 연결된 네트워크이다. 네트워크 동기제어기는 광전송시스템에서 데이터 동기에서 필수적이다. 본 논문에서 SOPC(system on a programmable chip) 설계 기술을 활용하여 네트워크 동기제어기를 설계한다. 설계를 위해 Altera사의 FPGA를 활용하고, FPGA안에는 32Bit CPU, DPRAM(dual port ram), 디지털 입출력포트, 송신 및 수신 프레이머, 위상차 검출기 등이 포함되어있다. 설계된 네트워크 동기제어기는 ITU-T G. 813에서 권고하는 동기기준(일시적인 응답에서의 MTIE, 원더 특성시 MTIE 및 TDEV, Holdover시 MTIE)을 만족함을 확인할 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권3호
• /
• pp.120-132
• /
• 2008

네트워크-온-칩은 미래 시스템-온-칩 제품을 위한 실용적인 개발 플랫폼으로서 부각되고 있다. 우리는 전압 조절이 가능한 회선을 가진 네트워크-온-칩에서 태스크간 통신으로 인한 전력 소모를 최소화하기 위한 정적 알고리즘을 제시한다. 최적의 통신 속도를 찾기 위해 제시된 (유전자 알고리즘에 기반한) 기법은 네트워크 망 구조, 태스크 할당, 타일 매핑, 라우팅 경로 할당, 태스크 스케줄링과 회선 속도할당을 포함한다. 제시된 설계 기법은 기존의 기법과 비교하여 평균 28%까지 전력 소비를 감소시킬 수 있다는 것을 실험 결과는 보여 준다.

• 전력전자학회논문지
• /
• 제16권2호
• /
• pp.97-104
• /
• 2011

본 논문은 건물 내에서 발생되는 각종 화재 및 재해를 자동으로 신속히 감지한 후 현지에 설치된 방재설비들을 자동으로 동작시켜 화재 및 재해를 초기진압하고, 이들 재해상황들을 유무선 통신망을 통하여 실시간으로 원격지 상황실의 중앙관리시스템에서 모니터링되는 고속 고정밀의 IT 기반의 방재용 자동화시스템을 개발한다. 본 논문에서 제안하는 방재용 자동화시스템은 소형.경량 및 고감도 고정밀의 원칩형 PLC (one-chip type PLC)가 적용되어, 각종 재해 센서로부터 감지된 신호를 분석하고 재해발생시 조기진압을 위한 현장의 방재용 구동장치들을 작동시킨다. 또한 검출된 데이터들은 RS232c 및 블루투스에 의한 유무선 통신망을 통해 원격지 상황실에 데이터 전송 및 긴급 경보신호를 송출시키고, 모니터링 프로그램을 구동시킨다. 제안한 IT 기반의 방재용 자동화시스템은 화재와 각종 재해에 대한 예방과 신속한 조치로 인명과 재산의 손실을 최소화 하고자 한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.318-328
• /
• 2011

Stage-level reconfigurable chip multiprocessor (CMP) aims to achieve highly reliable and fault tolerant computing by using interwoven pipeline stages and on-chip interconnect for communicating with each other. The existing crossbar-switch based stage-level reconfigurable CMPs offer high reliability at the cost of significant area/power overheads. These overheads make realizing large CMPs prohibitive due to the area and power consumed by heavy interconnection networks. On other hand, area/power-efficient architectures offer less reliability and inefficient stage-level resource utilization. In this paper, I propose a hierarchical multiplexing interconnection structure in lieu of crossbar interconnect to design area/power-efficient stage-level reconfigurable CMP. The proposed approach is able to keep the reliability offered by the crossbar-switch while reducing the area and power overheads. Experimental results show that the proposed approach reduces area by up to 21% and power by up to 32% when compared with the crossbar-switch based interconnection network.

• 한국정보통신학회논문지
• /
• 제8권8호
• /
• pp.1654-1660
• /
• 2004

본 논문은 애쉴론(Echelon)사의 LonWorks 기술을 이용하여 분산 지능 제어를 위한 LonWorks 통신 모듈 설계 및 구현에 대하여 논한다. LonWorks 통신 모듈은 하드웨어와 펌웨어(firmware)로 나눌 수 있다. 첫 번째, 하드웨어는 센서가 부착된 마이크로컨트롤러 부분과 제어와 데이터 네트워크를 함께 운용할 수 있는 LonWorks 구성요소이다. 즉, 뉴런 칩(neuron chip), 마이크로컨트롤러, 트랜시버(transceiver), LONCard로 구성되어 있다. 두 번째, 운용 펌웨어는 노드빌더(NodeBuilder) 3.0 개발 툴을 이용한 뉴런 C이다. 제작 구현된 LonWorks 통신 모듈은 LTM-10A, Gizmo 4 I/O board, 병렬 I/O 인터페이스를 이용하여 사전 테스트하였다. 그리고 필드 테스트를 위하여 마이크로컨트롤러 부분은 하이퍼터미널(HyperTerminal)을 이용하여 테스트하였고, 데이터 네트워크의 통신 절차는 윈도우즈용 LonMaker 툴을 이용하여 짧은 메시지를 송$.$수신하여 확인하였다. 이로써 LON(Local Operating Network)은 지능 디바이스를 가진 분산형 제어 기술을 사용하여 대형 제어시스템을 소형화할 수 있다.