• 전력전자학회논문지
• /
• 제8권1호
• /
• pp.40-47
• /
• 2003

A low-cost current-sensing scheme for the motor drives with MOSFET is described. Many motor drives usually employ the common current sensors to measure current for the purpose of control or protection. These current sensors, however, significantly burden the power circuit with the size and cost. The proposed current-sensing scheme utilizes information concerning MOSFET's On-voltage and On-resistance. An analogue circuit detecting On-voltage can overcome the above disadvantages because the circuit is small and is made at a low cost, and the fuzzy inference for On-resistance is also simply designed based on MOSFET's characteristics. The validity of this scheme will be experimentally verified by adopting the current control of a battery car.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 추계학술대회 논문집 학회본부
• /
• pp.457-461
• /
• 1996

An optimum design methodology for the power MOSFET's with a predetermined mask is proposed and verified by comparing with the results of MEDICI simulation and the data of commercially available devices. Optimization is completed by determining a doping concentration and a thickness of the epitaxial layer which satisfy a specific voltage and current rating requirements as well as a minimum on-resistance for the mask set. The commercial HEX-1 mask set with a die area of $40.4{\times}10^{-3}\;cm^2$ and a T0-220 package has the on-resistance of $1.5{\Omega}$ at 200 V/2.5 A rating while the M-1 mask from this study exhibits $0.6{\Omega}$ on-resistance at 200 V/6 A. The 60 % reduction in the on-resistance and 58 % enhancement in the current rating have been obtained by the proposed method.

• 한국산학기술학회논문지
• /
• 제5권1호
• /
• pp.13-15
• /
• 2004

고속처리를 위한 나노급의 논리소자의 개발을 위해서는 소스/드레인 영역의 저항을 감소시키는 것이 필수적이다. 반도체소자의 개발 로드맵을 제시하고 있는 ITRS의 보고에 의하면 70㎚급 MOSFET에서는 채널영역의 저항에 대비하여 그 외의 영역이 나타내는 저항성분이 약 15% 이내로 제작되어야 할 것으로 예측하고 있다. 이 기준을 유지하기 위해서는 소스/드레인 영역의 각 전류 흐름에 기인하는 가상적 기생저항에 대한 성분 분리와 이들이 가지는 저항값에 대한 정량적 계산이 이루어져야 한다. 이에 본 논문은 calibration된 TCAD simulation을 통해 나노영역의 Tr.에서 저항성분을 계산, 평가하는 방법을 연구하였다. 특히, 소스/드레인 영역의 실리사이드 접촉 저항성분들을 최소화하여 optimize하기 위한 전략을 제시한다.

• 전기전자학회논문지
• /
• 제24권2호
• /
• pp.592-597
• /
• 2020

SiC는 Si에 비해서 Breakdown field가 10배 높고, Energy gap이 3배 높기 때문에 높은 Breakdown voltage를 갖는 우수한 전력 MOSFET을 제작할 수 있다. 하지만 낮은 Mobility로 인한 높은 On저항을 갖기 때문에 이를 낮추기 위해서 Trench MOSFET이 제안되었지만 동시에 BV가 감소한다는 문제점을 갖는다. 본 논문에서는 1200V급 Trench MOSFET 설계를 목적으로 하며, 이를 해결하기 위해서 BV와 Ron에 대한 중요한 변수인 Epi 깊이, Trench 깊이, Trench 깊이에서 Epi 깊이까지의 거리에 대한 Split을 진행하여 최대 전계, BV, Ron의 신뢰성 특성을 비교 분석하였다. Epi 깊이가 증가할수록, Trench 깊이가 감소할수록, Trench 깊이에서 Epi 깊이가 감소할수록 최대 전계 감소, BV 증가, Ron 증가를 확인하였다. 모든 결과는 Sentaurus TCAD를 통해 Simulation 되었다.

• 융합신호처리학회논문지
• /
• 제11권2호
• /
• pp.163-168
• /
• 2010

본 논문에서는 전력용 반도체 소자를 위한 과열보호시스템의 설계 및 구현에 관한 내용을 다룬다. 제안된 시스템은 전력용 반도체 소자의 온도를 검출하기 위해서 별도의 온도센서나 트랜지스터를 사용하는 기존의 방법과 달리 파워 MOSFET의 $R_{ds(on)}$ 특성만을 이용한다. 과열보호를 위한 제안된 방법은 IRF840 파워 MOSFET를 이용하여 성공적으로 시험되었다. 제안된 과열보호 알고리즘을 구현하기 위해 PIC 마이크로컨트롤러인 PIC16F877A 소자를 사용하였다. 내장된 10-bit A/D 변환기는 IRF840의 소스와 드레인 전압변화를 검출하기 위해 이용된다. 측정된 소스-드레인 간 전압으로부터 도출된 온도-저항 간의 관계식은 파워 MOSFET의 게이트 트리거 신호를 제어한다. 만약 검출된 온도 전압의 임계값이 설정된 임의의 보호온도 전압 값을 초과할 때 마이크로컨트롤러는 파워 MOSFET으로부터 트리거 신호를 제거시켜 파워 MOSFET이 과열되는 것을 방지한다. 실험결과는 제안된 시스템이 정확도 측면에서 1.5%의 오차 이내로 정확함을 보여주었다.

• 전기전자학회논문지
• /
• 제20권2호
• /
• pp.163-166
• /
• 2016

It is important to operate the driving circuit under the optimal condition through precisely sensing the power consumption causing the temperature made mainly by the MOSFET (metal-oxide semiconductor field-effect transistor) when a BLDC (Brushless Direct Current) motor operates. In this letter, a Super-junction (SJ) power TMOSFET (trench metal-oxide semiconductor field-effect transistor) with an ultra-low specific on-resistance of $0.96m{\Omega}{\cdot}cm^2$ under the same break down voltage of 100 V is designed by using of the SILVACO TCAD 2D device simulator, Atlas, while the specific on-resistance of the traditional power MOSFET has tens of $m{\Omega}{\cdot}cm^2$, which makes the higher power consumption. The SPICE simulation for measuring the power distribution of 25 cells for a chip is carried out, in which a unit cell is a SJ Power TMOSFET with resistor arrays. In addition, the power consumption for each unit cell of SJ Power TMOSFET, considering the number, pattern and position of bonding, is computed and the power distribution for an ANSYS model is obtained, and the SJ Power TMOSFET is designed to make the power of the chip distributed uniformly to guarantee it's reliability.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.728-735
• /
• 2022

이번 연구에서 우리는 낮은 온 저항을 위해 p-well 영역 아래에 도입된 전류 확산층을 변화시켜 고전압 4H-SiC 전력 Diffused MOSFET(DMOSFET)에 대해 연구했다. Current Spreading Layer(CSL)의 두께(T_CSL)를 0~0.9 um, CSL의 도핑 농도(N_CSL)를 1~5×10¹⁶ cm^-3으로 변화시키면서 소자의 전기적 특성을 분석하였다. TCAD 2D-simulation을 통해 최적화되었으며 CSL이 온 저항을 낮추는 것뿐만 아니라 항복전압도 낮춤으로써 CSL의 최적화의 중요성을 확인하였다. 최적화된 구조는 59.61 mΩ·cm²의 온저항, 5 kV의 항복전압, 0.43 GW/cm²의 Baliga's Figure of Merit(BFOM)을 보여주었다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.220-225
• /
• 2016

본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET를 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 $0.6{\mu}m$, 셀 피치 $3.0{\mu}m$로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 $24m{\Omega}$, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.46-52
• /
• 2024

이번 연구에서 우리는 게이트 산화막을 형성하기 위해 Si을 증착한 후 산화시킨 SiC MOSFET의 전기적 특성을 연구했다. 고품질의 Si/SiO₂ 계면을 제작하기 위해 얇은 Si 층을 SiC epi 층 위에 약 20 nm을 증착한 후 산화하여 게이트 산화막을 약 55 nm로 형성했다. SiC를 산화하여 게이트 산화막을 제작한 소자와 계면 트랩 밀도, 온저항, 전계-효과 이동도의 측면에서 비교했다. 위 소자는 향상된 계면 트랩 밀도 (~8.18 × 10¹¹ eV^-1cm^-2), 전계-효과 이동도 (27.7 cm²/V·s), 온저항 (12.9 mΩ·cm²)을 달성하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2001년도 전력전자학술대회 논문집
• /
• pp.520-524
• /
• 2001

Recently, the demand of large capacity SMPS for industrial area is increasing. Full-bridge dc-dc converter with IGBT is most widely used for large capacity SMPS because IGBT has a low-conduction loss and large current capacity, But most large capacity Full-bridge do-dc converter using IGBT has low operating frequency because of switching loss at IGBT especially at turn-off by current tail and it's cause of relatively big converter size. MOSFET has low switching losses has been widely used for high frequency SMPS but it has a problem to apply to large capacity SMPS because it has large conduction resistance causing large on-time losses. In this paper, for reduction losses at switching device, MOSFET is applied at parallel with IGBT in full-bridge dc/dc converter.