• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.190-192
• /
• 2018

NIST 표준으로 정의된 이진체 상의 5가지 pseudo-random 타원곡선과 5가지 Koblitz 타원곡선을 지원하는 타원곡선 암호 (Elliptic Curve Cryptography; ECC) 프로세서를 설계하였다. Lopez-Dahab 투영 좌표계를 적용하여 모듈러 곱셈과 XOR 연산으로 스칼라 곱셈 (scalar multiplication)이 연산되도록 하였으며, 32-비트${\times}$32-비트의 워드 기반 몽고메리 곱셈기를 이용한 고정 크기의 하드웨어로 다양한 키 길이의 ECC가 구현될 수 있도록 설계하였다. 설계된 ECC 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.18-um CMOS 셀 라이브러리로 합성한 결과 100 MHz의 동작 주파수에서 10,674 GEs와 9 킬로비트의 RAM으로 구현되었고, 최대 154 MHz의 동작 주파수를 갖는다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.63-67
• /
• 2009

전자인식 시스템에서 택의 고유정보는 호스트 컴퓨터 내의 응용 프로그램에 의해 처리된다. 응용 프로그램의 예는 주차관리 프로그램, 도서관리 프로그램 등이 있다. 리더에서 인식된 Tag의 ID는 호스트 컴퓨터로 입력된다. 컴퓨터의 응용 프로그램은 컴퓨터의 DB 내에 Tag ID 같은 데이터를 찾는다. 같은 ID를 찾은 후, 응용 프로그램의 운영 목적에 따라 호스트 컴퓨터는 제어 명령을 해당 H/W에 전달한다. 이러한 과정은 호스트 컴퓨터에 있는 프로그램의 진행이 된다. 그러나 수행과정이 정상적으로 동작이 되는지를 원거리에서 확인할 필요가 있다. 원거리에서 진행과정을 감시할 때에는 2가지의 매체를 사용한다. 일반적으로 유선감시 시스템과 무선 감시 스템이다. 유선방법 중에 유용한 것은 인터넷 통신망이다. 무선을 이용하는 것은 블루투스 통신망이다. 이 두 매개체는 간단히 그리고 에러없이 수행과정을 모니터를 할 수 있다. 본 논문에서는 우선 RFID 시스템을 제작한다. 125KHz를 반송파로 하고 있는 EM4095 칩을 사용하여 RFID 시스템을 구현한다. Tag의 고유 ID는 W3100A 칩을 사용한 모듈을 통하여 원격지에 보내어 진다. 이러한 시스템을 제작하고, 데이터 송수신을 간단한 응용 프로그램을 이용하여 확인하였다. 결과로는 수신율 확인하고, 전체 시스템 및 각 부분을 사진으로 보여 준다. 그리고 각 부분의 제어 프로그램을 설명하였다.

• 한국전자통신학회논문지
• /
• 제10권10호
• /
• pp.1145-1156
• /
• 2015

현재 농작물의 품질과 직결되는 병해충에 관하여 농작물 재배 현장에서 바로 사용할 수 있는 모바일 전용의 응용 시스템은 부족한 실정이다. 따라서 본 논문에서는 병해충 예찰 및 기본 정보에 관해서는 충실하나 즉각적인 진단 기능이 매우 부족하고 아울러 농작물 재배 현장에서 바로 사용할 수 있는 모바일 기반의 병해충 전용 시스템의 부재를 개선하기 위해서, u-Farm을 위한 모바일 기반의 농작물 재배 현장 중심형 스마트 병해충 정보검색 시스템을 설계 및 구현한다. 제안하는 시스템은 이미지의 전문 분석에 유용한 검색 라이브러리인 루씬(Lucene) 및 JSON 데이터 구조를 기반으로 농작물 재배 현장에서 병해충의 정보를 웹뿐만 아니라, 본인이 소유한 스마트 폰을 통해 실시간으로 직접 확인할 수 있는 장점이 있다. 또한, 시스템의 확장 및 재사용성을 높이기 위해 객체지향 모델링을 기반으로 설계하였으며, 농작물의 메타 정보뿐만 아니라, 메타 정보 기반의 텍스트 및 색상 등과 같은 이미지 특징 정보를 기반으로 검색이 가능하다. 본 시스템을 통해 u-Farm 실현뿐만 아니라 농업인이나 재배 현장 관리자들이 농작물 작황, 병해충 현황 파악 및 관리를 실시간으로 진행할 수 있다.

• 한국통신학회논문지
• /
• 제38C권3호
• /
• pp.278-287
• /
• 2013

현대 정보 기술은 새롭고 개선된 방법으로 여러 산업들에 지속적인 제공을 하고 있다. 본 논문에서 고려한 스마트 컨테이너 공급망 관리는 사물지능(M2M)통신의 급속한 발전과 함께 고성능 센서, 컴퓨터 비전, GPS, GSM을 기반으로 형성된다. 기존 공급망관리는 실시간 컨테이너 추적에 제한이 있다는 문제점을 가지고 있다. 본 논문은 인터럽트 및 보통 정기적인 알림에 대한 컨테이너 식별 시스템과 자동 알림 시스템의 개발과 실시간 컨테이너 공급망관리의 연구 및 구현에 초점을 맞추었다. 첫째, 본 논문은 컨테이너 코드 식별 및 실시간 작업에 대해 컴퓨터 비전 라이브러리와 OCR 엔진을 비주얼 스튜디오 2010으로 구현된 식별 알고리즘을 제안하고 있다. 둘째는 실시간 컨테이너 추적 및 그 시스템의 한계에 대해 제공되는 현재 자동 알림 시스템에 대해 설명한다. 마지막으로 본 논문은 고성능 센서와 컴퓨터 비전과 함께 유비쿼터스 모바일 및 위성 네트워크와 실시간 컨테이너 추적 솔루션의 미래에 도전과 가능성을 요약하였다. 뛰어난 운영 및 보안 공급망관리의 우수한 전송을 제공하기 위해 이러한 모든 구성요소를 결합하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.459-461
• /
• 2022

Network-on-Chip (NoC) 이 오프칩 네트워크 기반의 기존 병렬처리 시스템과 가장 크게 다른 점은 데이터 패킷 라우팅을 중앙 제어 방식(Centralized control scheme)으로 수행한다는 점이다. 이러한 환경에서 Best-effort 패킷 라우팅 문제는 데이터 패킷이 해당 코어에 도달 및 처리되는 시간을 Cost 로 하는 실시간 최소화 할당 문제(Assignment problem)가 된다. 본 논문에서는 할당 문제의 선형 대수 방정식에 대한 대표적인 연산 복잡도 저감 알고리즘인 헝가리안 알고리즘을 하드웨어 가속기 형태로 구현하였다. TSMC 0.18um 표준 셀라이브러리를 이용하여 논리 합성한 결과 헝가리안 알고리즘의 연산과정을 그대로 구현한 하드웨어 회로보다 Cost 분포에 대한 Case 분석을 통하여 구현한 것이 면적은 약 16%, Propagation delay는 약 52% 감소한 것으로 나타났다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.431-435
• /
• 2011

본 논문에서는 H.264/AVC CAVLC 부호기의 성능 향상을 위해 변환계수의 재정렬 과정이 필요 없는 탐색기법을 제안한다. 기존의 CAVLC 부호기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 탐색기법은 CAVLC의 파라미터 중에 Level을 역방향 탐색기법으로 계산하고 그 외 파라미터들은 순방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호기에 조기 종료 모드를 적용하고 3단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC의 하드웨어 구조를 매그나칩 공정 $0.18{\mu}m$ 셀라이브러리로 합성한 결과, 최대동작 주파수는 125MHz이며 게이트 수는 15.6k이다. 제안한 CAVLC의 하드웨어 구조를 H.264/AVC 표준 참조 소프트웨어 JM13.2에서 추출한 데이터를 이용하여 테스트한 결과, $16{\times}16$ 매크로블록을 처리하는데 평균적으로 66.6사이클이 소요되어 기존의 CAVLC 부호기보다 성능이 13.8% 향상됨을 확인하였다.

• 한국지역지리학회지
• /
• 제13권3호
• /
• pp.301-320
• /
• 2007

본 연구는 일제 강점기 이후 우리나라 고지도 연구 동향을 시기적으로 분석하고 주요 주제를 대상으로 연구 쟁점을 소개하였다. 우리나라 초기 연구는 "대동여지도"를 중심으로 신비주의에서 벗어나지 못하였으나 1960년과 1970년대에 규장각 소장 자료가 공개되면서 연구 지평은 크게 확대되었다. 1980년대 들어 목록집이 완성되고 군현지도책이 소개되었다. "대동여지도"에 대한 도법뿐만 아니라 지리지와의 관계가 연구되었으며 지역을 단위로 하는 정리 사업이 시작되었다. 1990년대 이후 전통지리사상, 경관의 복원, 영토 문제, 장소의 의미가 중요시되면서 새롭게 접근되기 시작하였다. 지방에서는 지역 정체성 회복의 중요한 수단으로 인식되기 시작하여 도록뿐만 아니라 이와 관련된 논문과 저서들이 발표되었다. 특히 2000년대 이후에는 각 기관에 소장된 자료에 대한 비교 연구가 가능해지면서 계열에 대한 연구가 활성화되기 시작하였다. 이와 같은 연구의 흐름 속에서 (1) "천하도"의 제작 기원 (2) 방안식 군현지도 (3) 필사본 "대동여지도"를 중심으로 논쟁이 형성되었다. 고지도 연구가 활성화되기 위해서는 (1) 각 기관에 소장된 자료들이 동일한 서지 정보를 바탕으로 상세 목록집의 간행 (2) 소장 기관간의 교류 사업이 필요하며 이를 위해 교류 협의체의 설립이 요구된다. (3) 또한 연구 인력이 매우 부족한 현실로 볼 때, 학계와 소장 기관간의 원활한 교류뿐만 아니라 학계 내에서도 학문간 경계를 넘는 소통과 협력이 필요함을 보여준다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.93-98
• /
• 2004

직렬 ATA(Advanced Technology Attachment) 인터페이스는 비교적 저렴하고 성능이 우수하며. 현재 고속의 데이터 전송과 처리량을 요구하는 수요에 적합한 기술이다. 본 논문에서는 직렬 ATA의 링크층에서 오류 감지와 직류 balance를 위한 동작 주파수 150MHz에서의 Bb/10b 인코더 및 디코더의 설계 및 구현 방법과 제작된 칩의 테스트를 위한 테스트 보드 및 테스트 방법을 제시하였다. 제안된 인코더 및 디코더는 각각 5b/6b 과 3b/4b으로 나뉘어서 인코딩 되도록 설계하였으며, Top-Down 설계 방식을 사용하여 Verilog HDL로 기술하고. Synopsys로 합성된 넷리스트로 게이트 수준의 동작을 확인하였다 제작된 칩은 삼성 $0.35{\mu}m$ CMOS 표준 셀 라이브러리를 이용하였고. 칩 면적은 1.5mm * 1.5mm 이며. 전원 전압은 3.3V를 사용하였다. 테스트 보드 및 FPGA를 통하여 생성된 입력 테스트 벡터를 이용하여 100MHz로 정상 동작 검증을 테스트하였고, ATS2 테스트 장비를 이용하여 100MHz 동작 검증을 하였다. 본 논문에서 제안된 Bb/10b 인코더 및 디코더 블록은 고속의 데이터 통신을 위한 IP로써 활용 가능하다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1077-1087
• /
• 2003

본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.

• 한국통신학회논문지
• /
• 제24권12A호
• /
• pp.2015-2024
• /
• 1999

디지털 통신 시스템의 기저대역 신호처리를 효율적으로 구현하기 위한 새로운 복소수 필터구조를 제안하고, 이를 적용하여 채널등화용 적응 결정귀환 등화기 (Adaptive Decision-Feedback Equalizer; ADFE) 칩셋을 설계하였다. 새로운 복소수 필터구조는 기존의 2의 보수 대신에 redundant binary (RB) 수치계를 적용한 효율적인 복소수 승산 및 누적연산을 바탕으로 한다. 제안된 방법을 적용하면, N-탭 복소수 필터는 2N개의 RB 승산기와 2N-2개의 RB 가산기로 구현되며, 필터 탭 당 Tm,RB＋Ta,RB (단, Tm,RB, Ta,RB는 각각 RB 승산기 및 가산기의 지해 고속동작이 가능하다. 제안된 방법을 적용하여 설계된 ADFE는 FFEM (Feed-Foreward Equalizer Module)과 DFEM (Decision-Feedback Equalizer Module)로 구성되며, 필요에 따라 필터 탭을 확장할 수 있도록 설계되었다. 2-탭 복소수 필터, LMS 계수갱신 회로 및 부가회로 등으로 구성되는 각 모듈은 COSSAP과 VHDL을 이용한 모델링 및 검증과정을 거쳐 0.8-㎛ SOG (Sea-Of-Gate) 셀 라이브러리를 사용하여 논리합성 되었으며, 26,000여개의 게이트로 구성된다.