• 전자공학회논문지
• /
• 제52권5호
• /
• pp.51-57
• /
• 2015

본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시켰다. 또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다. 제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 $828{\mu}W$이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pJ/step과 142dB로 계산되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.294-301
• /
• 2017

This paper presents a low power ${\Sigma}{\Delta}$ modulator for an implantable chip to acquire a bio-signal such as EEG, DBS, and EMG. In order to reduce a power consumption of the proposed fourth order modulator, two op-amps utilized for the first two integrators are reconfigured to drive the second two integrators. The KT/C noise reduction circuit in the first two integrators is employed to enhance SNR of the modulator. The proposed circuit was fabricated in a 0.18 um CMOS n-well 1 poly 6 metal process with the active chip core area of $900um{\times}800um$ and the power consumption of 830 uW. Measurement results were demonstrated to be SNDR of 76 dB, DR of 77 dB, ENOB of 12.3 bit at the input frequency of 250 Hz and the clock frequency of 256 kHz. FOM1 and FOM2 were measured to be 41 pJ/step and 142.4 dB, respectively.

• 소음진동
• /
• 제4권2호
• /
• pp.147-154
• /
• 1994

In this study, ultransonic vibration cutting system was contructed by installing throw-away-tool tip (KT 350) by screw lock on the bending vibration mode in free-free beam. During the conventional cutting and ultransonic conventional cutting of SM45C, variations of cutting force, roughness and acceleration were measured. The results were compared and analyzed in detail, and it was found that the ultransonic vibration cutting was more effective in reducing cutting force compareed with the conventional cutting .

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1025-1030
• /
• 2018

제안하는 4차 델타-시그마 변조기는 1개의 연산증폭기를 시분할 기법을 이용하여 4차 델타시그마 변조기를 구현한 구조를 이용하여 설계하였다. KT/C 잡음의 영향을 줄이기 위하여 첫 번째와 두 번째로 재사용하는 적분기의 적분 커패시터 사이즈를 크게 설계하였으며, 세 번째와 네 번째로 재사용하는 적분기의 적분 커패시터 사이즈는 작게 설계하였다. 다른 커패시터 용량을 한 개의 연산증폭기가 로드하기 때문에 안정도 문제를 해결하기 위하여 연산증폭기 단을 가변 하는 방법을 이용하였다. 전력을 절감하기 위하여, 1단으로 연산증폭기가 동작할 때 사용되고 있지 않는 2단을 구성하고 있는 CS증폭기와, 그 출력단에 붙어있는 연속모드 공통모드피드백회로 의 전류원을 차단하는 방법을 이용함으로써, 아이디어 적용전과 비교하였을 때, 15%의 전력 절감 효과를 얻었다. 제안한 변조기는 TSMC 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 305.55uW의 전력을 소모하였다. 256kHz의 샘플링 주파수, OSR 128, 1.024MHz의 클럭주파수, 250Hz 의 입력 싸인 파형을 공급하였을 때, 최대 SNDR은 66.3dB, 유효비트수는 10.6bits, DR은 83dB로 측정되었다. Fom(Walden)은 98.4pJ/step, Fom(Schreier)는 142.8dB 로 측정되었다.

• 대한전자공학회논문지TC
• /
• 제45권10호
• /
• pp.71-79
• /
• 2008

본 논문은 고속 전기철도 시설로 인해 가입자 통신선로에서 발생하는 전력유도에 대한 현상과 관련 규정 및 유도전압 측정 결과를 분석한 것이다. 전력유도 현상의 명확한 이해를 돕기 위하여 이론적 배경을 제시하였고, 국내 법규에서 이상시유도위험전압, 상시유도위험종전압, 기기오동작유도종전압, 잡음전압 등으로 구분되는 유도전압 중에서 공통모드 전압에 해당하는 상시유도위험종전압과 잡음평형도 평가에 필요한 선대지잡음전압 및 차동모드전압인 선간잡음전압을 우리나라 고시 측정방법에 따라 측정하였다. 측정을 위해 이격거리가 각각 약 20 m와 300 m인 2 km 길이의 통신선로를 설치하여 실험하였으며 측정된 유도전압의 변화 및 파형 특성 등을 비교, 분석함으로써 고속전철에 의한 통신선로 전력유도 현상을 고찰하고 현행 측정방법의 타당성을 검토하였다.

• 인터넷정보학회논문지
• /
• 제19권1호
• /
• pp.105-111
• /
• 2018

건축 구조물의 상대적인 변위 계측을 위하여 2메가 픽셀 Full HD(FHD) 해상도의 카메라와 디지털 영상상관(DIC, Digital Image Correlation) 플랫폼을 설계하고, 계측에 영향을 주는 영상 품질을 분석하였다. DIC 플랫폼은 Freescale사의 I.MX6를 기반으로 설계하였다. 영상 상관을 이용한 계측은 영상의 품질에 따라 계측 정밀도에 영향을 줄 수 있는데, 이러한 영상 품질 요인으로 영상의 밝기(brightness), 대조(contrast), 신호대 잡음비(SNR, Signal to Noise Ratio)를 분석하였다. 관심 영역(ROI, Region Of Interest)으로 설정한 부분에서 추출한 영상을 기준 영상으로 삼고, 일정 시간 경과 후 디지털 영상 상관(DIC)을 이용하여 기준 영상의 이동을 화소 및 부화소 단위로 추적 계산하여 변위를 측정하였다. 더불어 DIC 기반의 비접촉 원격 계측의 유효성을 파악하기 위하여 25m, 35m, 50m의 계측 거리에서, 영상 품질 요인 및 ROI 의 크기를 조정하여 측정을 하고 정밀도를 분석하였다.

• 인터넷정보학회논문지
• /
• 제17권4호
• /
• pp.11-17
• /
• 2016

본 논문에서는 버스안전을 위한 다중 HD 카메라 기반의 IP통신망 AVB(Audio Video Bridge) 이더넷 케이블을 연동한 FPGA(Xilinx Zynq702)로 멀티뷰어 플랫폼을 제안하였다. 이러한 AVB(IEEE802.1BA) 시스템은 차량용 네트워크에서 다중 HD 비디오와 오디오 디지털 신호의 실시간 전송이 가능하다. 제안한 멀티뷰어 플랫폼은 기존 이더넷 케이블 1Gbps전송과 2-선 100Mbps 스트림 전송방식을 통해 4개의 초광각 HD 카메라로 부터 H.264 비디오 신호를 다중화하기 위한 지연속도의 개선을 위해 FPGA로 설계하였다. 아울러, 차량용 HD 동영상 전송망에서 시간지연을 최소화하기 위한 AVB 플랫폼은 Zynq 702기반의 H.264 AVC 저지연 코덱의 설계 방안을 제안하였다. 이러한 H.264 AVC 코덱의 부호화/복호화 결과확인을 위해 JM 모델을 참조한 PSNR(Peak Signal-to-noise-ratio)을 분석하였다. 설계한 Zynq 702기반의 H.264 AVC CODEC은 다중 HD 카메라의 다중뷰어 동영상 손실 압축에서 화질 손실에 대한 PSNR은 이론 값과 유사한 HW 결과 값을 확인하였다. 이로서 제안한 AVB기반의 다중 HD 카메라 연동형 멀티뷰어 플랫폼은 H.264 AVC CODEC의 저지연 특성이 차량용 특성에 만족함으로서 버스안전을 위한 주변의 오디오와 비디오 영상감시가 가능할 것이다.