• 한국음향학회지
• /
• 제28권6호
• /
• pp.491-498
• /
• 2009

본 논문에서는 수중 음향 압전 트랜스듀서의 고효율, 정전력 구동이 가능하도록 절연 트랜스포머와 체비셰프 필터함수를 이용한 임피던스 정합회로 설계 방안을 제안하였다. 제안된 정합회로는 진동과 무관한 트랜스듀서의 리액턴스 성분을 최소화하고 넓은 동작주파수 범위에서 평탄한 출력 전력 특성을 갖도록 설계되었다. 체비세프 필터함수를 표준 원함수로하는 저역통과 필터를 단종단 제자형 회로로 설계하고 대역통과 주파수변환을 통하여 트랜스듀서의 등가모델과 트랜스포머의 권선비에 적합한 정합회로를 설계하였다. 제안된 기법을 예제 모델 Tonpilz형 압전 트랜스듀서에 대한 가상부하에 적용하고 시뮬레이션과 실험을 통하여 그 결과를 비교함으로써 제안된 기법의 타당성을 검증하였다.

• 한국전자파학회논문지
• /
• 제16권11호
• /
• pp.1114-1122
• /
• 2005

본 논문에서는 S-band 대역에서의 수신단 one-chip MMIC 저잡음 증폭기, 믹서의 설계 및 제작, 측정에 관한 연구를 수행한다. 저잡음 증폭기는 공통 소스 구조의 2단으로 설계하였으며, 믹서는 LO 및 RF balun으로 구성되고, 이는 능동 소자를 이용하여 구현하였다. 각 능동 소자의 공정상의 변화를 보상하기 위하여 새로운 바이어스 안정화 회로를 적용하였다. 그리고 이를 단일 칩으로 구현, 제작하였다. 측정 결과로 저잡음 증폭기는 2.1 GHz에서 15.51 dB의 이득과 1.02 dB의 잡음지수를 가지고 있으며, 믹서의 변환 이득은 -12 dB이며 IIP3는 약 4.25 dBm, 포트간 격리도는 25 dB 이상의 값을 가진다. 제안된 새로운 바이어스 회로는 FET와 저항으로 구성되며 공정상의 변화와 온도의 변화 등에 의한 문턱 전압의 변화를 보상해 줄 수 있다. 제작된 칩의 크기는 $1.2[mm]\times1.4[mm]$이다.

• 대한전자공학회논문지TC
• /
• 제42권7호
• /
• pp.57-62
• /
• 2005

본 논문에서는 마이크로파 SPDT 스위치를 GaAs pHEMT 공정을 이용하여 설계 및 제작하였다. 광대역 스위치 설계를 위하여 CPW로 구현한 임피던스 변환회로를 삽입하여 온-저항과 오프-커패시턴스를 줄임으로서 낮은 삽입손실과 높은 격리도를 갖는 구조를 구현하였다. 변환회로를 구성하는 전송선로의 소자 개수와 병렬로 삽입되는 FET의 개수는 시물레이션을 통해 최적의 값으로 설계하였다. 설계된 스위치의 측정 결과 53$\~$ 61 GHz 대역에서 2.6 dB 이하의 삽입손실과 24 dB 이상의 격리도를 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.411-412
• /
• 2008

The high performance 94 GHz MMIC(Monolithic Micro-wave Integrated Circuit) single balanced mixer was designed and fabricated, using MHEMT structure based diodes and a CPW(Coplanar Waveguide) tandem coupler. A novel single-balanced structure of diode mixer is proposed in this work, where a 3-dB tandem coupler with two section of parallel-coupled line. Implemented air-bridge crossover structures achieve wide frequency operation and the fabricated mixer exhibits excellent LO-RF isolation, larger than 30 dB, in the 5 GHz bandwidth of 91-96 GHz. A good conversion loss of 7.4 dB is measured at 94 GHz. The proposed MHEMT-based diode mixer shows superior LO-RF isolation and conversion loss to those of the W-band mixers reported to date.

• 한국전자파학회논문지
• /
• 제16권10호
• /
• pp.1003-1009
• /
• 2005

본 논문에서는 결함접지구조(Defected Ground Structure: DGS)의 전파 지연 특성을 이용하여 소형으로 구현한 휴대 인터넷용 고전력 Single Pole Double Throw(SPDT) 스위치의 특성이 제공되며 1/4 파장 전송선을 이용하여 제작된 일반적인 방식의 스위치와 그 특성이 비교된다. DGS를 활용하여 제작된 스위치는 높은 격리도를 확보하기 위해 병렬구조의 다이오드를 사용하여 구성되었으며 2.3 GHz에서 0.8 dB의 삽입 손실과 50 dB 이상의 격리도 특성을 보였고 50 W 이상의 전력을 다룰 수 있었다. DGS를 활용한 스위치는 기존의 전송선 방식의 스위치와 거의 동일한 스위칭 특성을 보이면서도 $50\%$ 가까운 회로의 크기 감소를 달성할 수 있었다.

• 한국위성정보통신학회논문지
• /
• 제9권2호
• /
• pp.7-11
• /
• 2014

본 논문에서는 $0.5{\mu}m$ p-HEMT 공정을 이용한 MMIC 주파수 혼합기를 설계하였다. 본 주파수 혼합기는 Local 신호전력이 -4 ~ 4 dBm에서 유사한 성능을 갖도록 설계하여 local 신호의 변화에 따른 변환 성능이나 선형 성능이 일정하게 유지 되도록 하였다. 이와 같은 특성을 갖도록 하기 위해 새로운 형태의 FET를 이용한 피드백 회로를 구성하여, LO신호전력의 변화에 따른 성능 변화를 최소화 하였으며 넓은 주파수 대역에서 사용 할 수 있는 MMIC 주파수 혼합기 성능을 얻었다. 설계결과 LO신호전력이 -4 ~ 4dBm일 때, 0.5 ~ 2.6GHz의 주파수 범위에서 변환손실이 6 dB에 IIP3가 30 dBm 이상의 우수한 성능을 갖는 설계 결과를 얻었다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.82-88
• /
• 2009

본 논문에서는 새로운 고효율의 절연형 스텝 업-다운 DC/DC 초퍼에 대해 해석하였다. 일반적으로 고효율의 초퍼를 만들기 위해서는 전력변환기내에 사용된 반도체 스위칭 소자의 손실이 최소화 되어야 한다. 본 논문에서는 부분공진 회로를 초퍼에 추가하여 고효율을 실현시킨다. 제안한 초퍼에 사용된 제어용 스위칭 소자들은 부분공진기법에 의해 소프트 스위칭으로 동작하고, 이에 따른 제어용 스위칭 소자들은 전압과 전류의 스트레스 없이 동작한다. 그 결과 제안한 초퍼는 스위칭 손실의 저감에 의해 고효율로 구동한다. 그리고 제안한 초퍼는 펄스 변압기를 이용하여 입력단과 출력단을 절연시켜, 전기적 절연이 요구되는 전력변환기들에 적용되어 고효율의 전력변환시스템을 개발할 수 있는 장점이 부여된다. 제안한 절연형 스텝 업-다운 초퍼의 소프트 스위칭 동작과 시스템 효율은 다양한 시뮬레이션과 실험결과를 통해 그 타당성이 입증된다.

• 한국전자파학회논문지
• /
• 제17권2호
• /
• pp.134-138
• /
• 2006

S-대역 SPST MMIC 스위치의 격리도 특성을 두 서로 다른 RF 결합 방법 인 마이크로스트립(microstirp)과 접지 코플라나 웨이브가이드(GCPW) 선로로 구성하여 분석하였다. 스위치의 온-오프 격리도는 마이크로스트립 설계에 비하여 접지 코플라나 웨이브가이드 선로를 사용하는 경우 5.8 dB 개선되었고, 접지 코플라나 웨이브가이드 선로에 코플라나 와이어본드 결합을 적용하는 경우 6.9 dB 더 향상된 격리도 특성을 3.4 GHz의 주파수에서 얻을 수 있었다. 측정된 삽입 손실 및 IMD3는 $3.2{\sim}3.6\;GHz$ 대역에서 1.94 dB보다 작았으며, 64 dBc보다 큰 특성을 얻었다.

• Transactions on Electrical and Electronic Materials
• /
• 제17권5호
• /
• pp.261-269
• /
• 2016

A high-performance transmit/receive (T/R) switch is essential for every radio-frequency (RF) device. This paper proposes a T/R switch that is designed in the CEDEC 0.13 μm complementary metal-oxide-semiconductor (CMOS) technology for 2.4 GHz ISM-band RF applications. The switch exhibits a 1 dB insertion loss, a 28.6 dB isolation, and a 35.8 dBm power-handling capacity in the transmit mode; meanwhile, for the 1.8 V/0 V control voltages, a 1.1 dB insertion loss and a 19.4 dB isolation were exhibited with an extremely-low power dissipation of 377.14 μW in the receive mode. Besides, the variations of the insertion loss and the isolation of the switch for a temperature change from - 25℃ to 125℃ are 0.019 dB and 0.095 dB, respectively. To obtain a lucrative performance, an active inductor-based resonant circuit, body floating, a transistor W/L optimization, and an isolated CMOS structure were adopted for the switch design. Further, due to the avoidance of bulky inductors and capacitors, a very small chip size of 0.0207 mm² that is the lowest-ever reported chip area for this frequency band was achieved.

• 한국전기전자재료학회논문지
• /
• 제13권9호
• /
• pp.729-734
• /
• 2000

Recently, Very Large Scale Integrated (VLSI) circuit & deep-submicron bulk Complementary Metal Oxide Semiconductor(CMOS) devices require gate electrode materials such as metal-silicide, Titanium-silicide for gate oxides. Many previous authors have researched the improvement sub-micron gate oxide quality. However, few have reported on the electrical quality and reliability on the ultra thin gate oxide. In this paper, at first, I recommand a novel shallow trench isolation structure to suppress the corner metal-oxide semiconductor field-effect transistor(MOSFET) inherent to shallow trench isolation for sub 0.1${\mu}{\textrm}{m}$ gate oxide. Different from using normal LOCOS technology deep-submicron CMOS devices using novel Shallow Trench Isolation(STI) technology have a unique"inverse narrow-channel effects"-when the channel width of the devices is scaled down, their threshold voltage is shrunk instead of increased as for the contribution of the channel edge current to the total channel current as the channel width is reduced. Secondly, Titanium silicide process clarified that fluorine contamination caused by the gate sidewall etching inhibits the silicidation reaction and accelerates agglomeration. To overcome these problems, a novel Two-step Deposited silicide(TDS) process has been developed. The key point of this process is the deposition and subsequent removal of titanium before silicidation. Based on the research, It is found that novel STI structure by the SEM, in addition to thermally stable silicide process was achieved. We also obtained the decrease threshold voltage value of the channel edge. resulting in the better improvement of the narrow channel effect. low sheet resistance and stress, and high threshold voltage. Besides, sheet resistance and stress value, rms(root mean square) by AFM were observed. On the electrical characteristics, low leakage current and trap density at the Si/SiO$_2$were confirmed by the high threshold voltage sub 0.1${\mu}{\textrm}{m}$ gate oxide.