• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (하)
• /
• pp.1529-1532
• /
• 2001

ACE 2000 ATM 교환기를 이용하여 MPLS 교환기를 구현 시, ATM 가입자 및 중계선을 수용하여 스위치와 정합 기능을 수행하는 AIM(ATM interface module)에 IP 패킷에 대한 룩업을 수행하여 ATM 스위치로 패킷을 포워딩하는 HFEA(High performance Forwarding Engine board Assembly)를 연동하기 위해서는 UTOPIA Level2 연결이 요구된다. 그러나 HFEA 에서 622Mbps 급 성능의 MXT4400(SAR) 칩은 TSAR(Transmit SAR)로 운용 시 Master모드로 동작하게 되고, AIM 모듈 또한 Rx에서 Master모드로 동작하기 때문에 이들을 연결하기 위해서는 양 모듈간에서 Slave 모드로 동작할 수 있는 UTOPIA Controller가 필요하게 된다. 이에 따라 ALMA(AW Layer Module Assembly)칩과 HFEA TSAR 사이에서 데이터를 전달하는 UTOPIA Controller를 Xilinx를 이용해 FPGA로 구현하였다.

• 한국통신학회논문지
• /
• 제36권10B호
• /
• pp.1150-1158
• /
• 2011

UBcN에서는 한 가입자가 UDTV나 3DTV와 같은 광대역 신호를 동시에 다수의 채널로 수신할 수 있게 하기 위하여 100 Mbps를 초과하는 전송률을 요구하고 있다. 최근에 FTTH를 위한 매체로서 댁내 일부에 광케이블을 사용하기 시작했지만, UTP는 여전히 가장 많이 사용되는 매체이고 UBcN 시대에도 널리 사용될 것이다. UBcN을 위해 광케이블이 포설되지 않은 곳에 UTP를 적용해야 한다면 현재로서는 1000BASE-T나 Vectorized VDSL2를 고려할 수 있다. 그러나 대부분의 가입자 댁내에는 2조 이하의 UTP가 포설되어 있으므로 4조의 UTP를 사용해야 하는 1000BASE-T나 3조의 UTP를 사용하는 Vectorized VDSL2를 적용하기 위해서는 추가적으로 UTP를 증설해야 한다. 이러한 문제를 해결하기 위하여 본 논문에서는 2조 UTP를 통하여 500 Mbps를 제공하는 500BASE-T 기술을 제안한다. 이 기술의 특징은 현존하는 1000BASE-T의 규격에서 PCS 상부에 속도 정합을 위한 부계층과 PCS 하부에 SERDES 부계층을 추가하여 구현된다. 속도 정합계층은 기존의 GMII와 호환이 되도록 하기 위한 것이다. 그리고 SERDES 부계층을 약간 수정하면 500 Mbps의 2조의 UTP를 250 Mbps의 1조 UTP로 용이하게 변경하여 사용할 수 있다. 이러한 기능들을 FPGA와 아날로그 보드를 이용하여 구현하였으며, 실험을 통하여 속도정합, 심벌벡터 동기, 전송률 등을 검증한다. 특히, 속도정함 부계층에서 enable 제어를 통하여 링크 효율을 증가함을 보여준다.

• 한국정보통신학회논문지
• /
• 제17권11호
• /
• pp.2636-2644
• /
• 2013

본 논문에서는 서로 다른 감지장치로부터 획득한, 특성이 상이한 다중영상인 가시광선 영상과 적외선 영상의 까다로운 영상융합을 수행할 수 있는 웨이블렛 기반 MAD순서통계량을 논의한다. 상이한 두 영상의 효과적인 영상융합을 위하여 근사부분대역의 웨이블렛 계수에 가중평균(Weighted average)법으로 융합처리하고 상세 부분대역의 웨이블렛 계수에 중앙절대편차(MAD: Median Absolute Deviation)를 이용한 임계값을 비교하여 두 영상의 장점만을 표현하는 방법을 제안한다. 특히 기존의 융합규칙들은 두 영상간의 화소나 지표 값의 대 소 관계에 의해 융합 영상이 이루어짐으로서 왜곡요소가 융합영상에 포함되어 왜곡된 융합영상을 얻을 가능성이 높다. 이러한 단점을 보완하기 위하여 제안 방법의 임계값은 잡음과 같은 왜곡요소를 배재하고 영상의 통계량을 고려하여 설정하였다. 다양한 다중영상을 기존 영상 융합 방법들과 비교하여 제안한 영상융합 방법의 우수성을 종합적 실험결과를 통하여 확인할 수 있었다. 제안된 방법은 실시간처리를 보장하기위하여 DSP와 FPGA를 이용한 하드웨어로 구현하였으며 Xilinx FPGA를 사용하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.31-34
• /
• 2004

In wireless communication systems, low-power metrics is becoming a burdensome problem in the portable terminal design, because of portability constraints. This paper presents design architecture of a low-power partial correlation Digital Matched Filter for the IMT-2000 communication systems. The proposed approach focuses on efficient circuit size, power dissipation, maintaining the operating throughput. The proposed architecture was verified by using Xilinx FPGA.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (중)
• /
• pp.1281-1284
• /
• 2002

본 논문은 인터넷을 이용한 음성통신 서비스를 제공하기 위해 사용되는 VoIP 시스템 칩 설계 및 기능 검증을 위한 보드 개발에 관한 것이다. 구성이 간단한 시스템을 구현하기 위하여 32 비트 RISC 프로세서인 ARM922T 프로세서 코어를 중심으로 IP 망 접속 기능, 톤 발생 및 음성신호 접속기능과 다양한 사용자 정합 기능을 가지는 VoIP 시스템 칩을 설계하고, 이 칩의 기능을 검증하기 위하여 시험 프로그램 및 통신 프로토콜을 개발하였으며, 각종 설계 및 시뮬레이션 툴을 사용하고 ARM922T와 FPGA가 결합된 Excalibur를 사용한 시험용 보드를 개발하여 시험하였다.

• 한국통신학회논문지
• /
• 제27권1C호
• /
• pp.69-77
• /
• 2002

오늘날 통신 기술이 나날이 발전하고 있지만 디지털 영상신호가 방대한 데이터를 가지고 있기 때문에 데이터의 저장, 처리 및 전송을 위해서는 보다 많은 데이터 압축이 필요하게 되었다. 이에 따라 ITU-T에서는 디지털 영상신호의 압축 표준을 위해서 H.26x 등을 제정하였다. 일반적으로 영상처리에서는 픽쳐간 상관 관계를 이용하여, 픽쳐간의 움직임 예측을 통한 시간적 중복성을 제거하여 데이터를 크게 압축하는 것이 많이 사용되고 있다. 대부분의 비디오 코팅 시스템에서 움직임 예측/보상(Motion Estimation/Compensation)방법으로 블록 정합 알고리즘을 사용하는데 이는 특정한 비용 함수의 최소 값을 기반으로 사용되고 있다. 그러나 이 방법은 많은 수의 계산을 필요로 하여 탐색 시간이 오래 걸리는 단점이 있다. 따라서 H.26x에서와 같은 실시간 저비트율 부호화를 위해서는 전역 탐색법 보다는 효율적인 고속 탐색 알고리즘이 효과적이다. 본 논문에서는 움직임 예측에 소요되는 탐색 시간을 줄이기 위해서 고속 탐색 알고리즘 중에서 Nearest-Neighbors 탐색 알고리즘을 이용하여 움직임 예측기를 FPGA로 설계하였으며, VHDL로 코딩(Coding)하고, Xilinx Foundation을 이용하여 설계 및 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.734-737
• /
• 2008

본 논문은 새로운 형태의 TFT-LCD 자동 화질 최적화 시스템을 제안한다. 또한 참조 감마 곡선과의 6-점 프로그램 정합 기술을 이용한 새로운 알고리즘 및 자동 전압 설정 알고리즘을 제안한다. 이러한 시스템은 평균 감마 오차, 감마 조정 시간 및 플리커 등을 줄이기 위해 모바일 LCD 구동 IC 내의 감마 조정 레지스터들과 전압 설정 레지스터들을 자동적으로 제어한다. 개발된 알고리즘과 프로그램은 범용 LCD 모듈에 적용 가능하다. 제안된 최적 화질 향상 시스템은 측정 대상이 되는 모듈 (MUT, LCD 모듈), 제어 프로그램, 휘도 측정용 멀티미디어 디스플레이 측정기 및 인터페이스용 제어 보드로 구성되어 있다. 제어 보드는 DSP와 FPGA로 구성되어 있고, RGB 및 CPU와 같은 다양한 인터페이스들을 지원한다. 개발된 자동 화질 최적화시스템은 기존의 시스템에 비해 현저히 짧은 감마 조정시간, 적은 플리커 및 적은 평균 감마 오차를 보였다. 본 논문에서 제안하는 시스템은 최적 감마 곡선 및 자동 전압 설정을 이용하기 때문에 개발 공정 시간을 단축시키고, 고화질의 TFT-LCD를 제공하는데 아주 유용하다.

• 한국통신학회논문지
• /
• 제23권9A호
• /
• pp.2141-2152
• /
• 1998

본 논문에서는 ISM 밴드 규정에의한 미약 전파를 사용하여 신뢰성 있는 데이터 전송을 할 수 있는 실내용 무선 모뎀을 설계하고 구현하였다. 동기식 BPSK 및 QPSK 변복조 방식에 의한 DS-SS(직접시퀀스대역확산) 신호 방식과 길쌍 부호 및 비터비 복호 방식을 사용하였다. RF 링크는 900 MHz 대역에서 FDD(Frequency Devision D Duplexing) 방식에 의한 변복조를 하였고 디지털 신호처리 회로는 ASIC화가 가능하도록 FPGA로 구현하였다. 자체 설계한 디지털 정합 필터와 결정 로직(decision logic)으로 구성된 새로운 구조의 동기 포착 및 추적 회로의 성능을 실험을 통해 확인하였으며, 이 모뎀을 PC의 RS-232C 포트에 접속한 전체 시스템을 실내 환경에서 운영하여 파일 전송이 가능함을 확인하였다.

• 전자공학회논문지SC
• /
• 제47권1호
• /
• pp.17-28
• /
• 2010

본 논문은 DSP를 이용한 새로운 형태의 TFT-LCD 자동 화질 최적화 시스템을 제안한다. 실제 산업 현장에서 이와 같은 화질 최적화 과정은 시행착오를 반복하는 형식으로 진행되어 많은 시간이 소요되고 있으며 LCD 개발 엔지니어들의 성향 및 숙련도에 따라 조정 결과에도 편차가 큰 문제점이 있다. 이러한 시스템은 평균 감마 오차, 감마 조정 시간 및 플리커 등을 줄이기 위해 모바일 LCD 구동 IC 내의 감마 조정 레지스터들과 전압 설정 레지스터들을 자동적으로 제어한다. 제안된 최적 화질 향상 시스템은 측정 대상이 되는 모듈 (MUT, LCD 모듈), 제어 프로그램, 휘도 측정용 멀티미디어 디스플레이 측정기 및 인터페이스용 제어 보드로 구성되어 있다. 개발된 시스템에는 참조 감마 곡선과의 6-점 프로그램 정합 기술을 이용한 새로운 알고리즘 및 자동 전압 설정 알고리즘이 내장되어 있다. 개발된 알고리즘과 프로그램은 범용 LCD 모듈에 적용가능하다. 또한 1.8, 2.0, 2.2 및 3.0 감마를 조정할 뿐만 아니라 플리커 수준을 자동으로 조절한다. 제어 보드는 DSP와 FPGA로 구성되어 있고, RGB 및 CPU와 같은 다양한 인터페이스들을 지원한다. 개발된 자동 감마 시스템은 기존의 시스템에 비해 현저히 짧은 감마 조정 시간 및 아주 작은 평균 감마 오차를 보였다. 또한 본 논문에서 제안하는 시스템은 최적화된 감마 곡선 설정을 이용한 개발 공정을 향상시키고, 고화질의 LCD를 제공하는데 아주 유용하다.

• 한국정보전자통신기술학회논문지
• /
• 제10권4호
• /
• pp.304-310
• /
• 2017

본 논문은 자율주행자동차가 곡선 주행 차로를 따라 주행 경로를 인지하고 경로 제어가 가능하도록 하기 위한 IPM 기반의 차선 검출기 구조에 대해 제안하고 RTL (Register Transfer Level) 기반의 회로 구현 결과에 대해 설명한다. 제안한 회로 구조는 곡률이 심한 차선에 대해 높은 정확도를 보장하기 위해 역투영 정합 영상을 Near/Far 영역으로 구분하여 허프 변환과 차선의 후보 영역 검출 연산을 적용한다. 자율주행자동차의 경우 다양한 알고리즘을 탑재해야 하므로 임베디드 시스템에서 차선 인식기의 시스템 자원 사용량을 줄이기 위해 차선 인식에 사용하는 영상 데이터 및 각종 파라미터 데이터에 대해 메모리 접근 회수를 최소화하는 방법을 제안하였다. 제안한 회로는 Xilinx Zynq XC7Z020에서 LUT 16%, FF 5.9%, BRAM 29%의 FPGA 자원 점유율을 보였으며 100MHz 클럭에서 Full-HD ($1920{\times}1080$) 영상을 초당 42장 처리 가능한 성능을 갖고 약 96% 차선 인식률을 보인다.