• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.63-70
• /
• 2008

본 논문에서는 MEMS 압력 센서의 스마트 센서 시스템을 구현하였다. 피에조 압력센서의 온도 드리프트 문제를 해결하기 위해 외부 환경에 맞춰 시스템이 스스로 발생 오차를 제거하는 보상 알고리즘과 이에 의해 제어되는 프로그래머블한 보정 회로를 제안하였다. 시스템은 신호처리부, 보정 회로, 온도 감지부, 그리고 마이크로프로세서 및 통신부가 SOC으로 구현되었으며, RS-232 인터페이스가 시스템의 모니터링 및 제어를 위해 사용되었다. 구현된 IC의 면적은 $4.38{\times}3.78\;mm^2$이며 $0.35{\mu}m$ CMOS 공정으로 제작되었다. $-40^{\circ}C{\sim}150^{\circ}C$ 온도 범위에서 50 KPa급 MEMS 압력센서의 온도 드리프트 보상 오차는 ${\pm}0.48%$로 측정되었다. 구현된 시스템의 전력소모는 30.5mW로 측정되었다.

• 한국전자파학회논문지
• /
• 제15권12호
• /
• pp.1161-1167
• /
• 2004

기존의 PLL(phase locked loop)은 폐루프 구조이므로 주파수 스위칭 속도가 낮은 단점을 갖는다. 이를 개선하기 위해서 개루프 구조를 혼합한 Digital Hybrid PLL 구조를 연구하였다. 또한 이 구조는 빠른 주파수 스위칭 속도로 동작할 수 있지만, VCO의 전압대 주파수 전달특성을 ROM 형태로 구현하는 DLT(digital look-up table)이 사용되어야 하므로 회로소자가 많아지고 소비전력이 증가된다. 그러므로, 본 논문에서는 복잡한 DLT의 구조를 간단한 Digital logic 회로로 대체시킨 새로운 구조를 제안하였다. 또한 주파수 합성때마다 타이밍 동기화를 이루는 회로를 설계하여 합성기의 항상성을 확보하였으며 DLT를 사용하는 방식과 비교하여 회로소자를 약 $28\%$정도 줄일 수 있다. 고속 스위칭 동작 특성과 주파수 합성을 시뮬레이션과 실제 회로 구현으로 확인하였다.

• 한국광학회지
• /
• 제15권6호
• /
• pp.591-596
• /
• 2004

본 논문에서는 히팅용 전극이 코팅된 측면 연마된 광섬유 브래그 격자를 이용한 광학적 RF 실시간 지연을 제안하고 제작하였다. 이 소자는 기계적인 움직임이나 진동 없이 전압에 의하여 연속적으로 정밀하게 시간 지연값을 제어할 수 있는 특징을 갖는다. 전극에 인가되는 전압에 의해 유발되는 열광학효과를 통하여 광섬유 격자로부터 반사되는 광신호의 반사 위치를 변화시킴으로써 광신호에 변조용 신호로 실려서 전달되는 RF 신호의 시간 지연을 조절할 수 있다. 측정된 최대 시간 지연은 소비 전력이 280 mW일 때 약100 ps이다.

• 대한전자공학회논문지SD
• /
• 제44권5호
• /
• pp.58-65
• /
• 2007

휴대용 단말기에서의 멀티미디어 정보의 이용이 일반화 되면서 동영상 압축 등의 데이터 처리를 위한 연산량이 크게 증가하고 있다. 특히, 휴대용 단말기에서의 소모 전력 감소와 실시간 처리를 위한 다양한 연구가 진행되고 있다. 본 연구에서는 H.264 인코더에서 67% 이상의 많은 연산량을 차지하는 움직임 추정기를 새로운 구조로 설계하였다. 근사적인 SAD를 사용하여 움직임을 예측하고 Alternative Row Scan (ARS) 방법을 개발하였으며, DAU, FDVS 알고리즘을 사용하여, JM8.2에 제시된 다중 프레임 움직임 추정보다 연산량을 평균적으로 75%이상 감소시켰다. 또한, 다중 프레임 움직임 추정에서의 적절한 참조 프레임 수와 참조 프레임 블록의 크기를 결정하여 연산량을 감소시키면서도 화질 열화가 거의 없도록 하였다. iPROVE 검증툴을 사용하여 하드웨어/소프트웨어 Co-Simulation을 수행하여 제안한 움직임 추정기가 정상 동작함을 확인하였으며, 50MHz에서 30 CIF frames/sec가 처리됨을 확인하였다.

• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.65-71
• /
• 2005

실세계에서 발생하는 물리적인 신호는 센서를 통하여 전기적 신호로 바뀌어 전자회로에 입력된다. 입력된 전기적 신호는 아날로그 형태인데 디지털 신호처리를 위해서 아날로그-디지털 변환기 (ADC Analog-Digital Converter)를 사용하여 디지털 신호로 변환시켜야 한다. 실리콘 마이크로 센서와 결합되어 사용되는 신호처리 회로 및 ADC는 단일칩에 구현되기 용이하도록 저전력 및 소면적으로 설계되어야 한다. 본 논문에서는 실리콘 마이크로센서와 단일칩에 구현하기 적합하도록 실리콘 사용 면적을 대폭 줄인 전하재분배 방식의 ADC를 설계하였다. 설계된 방식은 4 비트 변환을 두 차례 수행하여 8 비트 변환을 하는 방식으로 기존 방식에 비해 커패시터 어레이의 면적을 1/16로 줄였다. 연적을 줄인 대신 변환에 사용된 클럭의 수는 2배 정도 증가되었으나 압력센서의 신호는 고속 변환이 요구되지 않으므로 압력센서에 적합하다고 할 수 있다.

• 대한전자공학회논문지SD
• /
• 제48권9호
• /
• pp.31-39
• /
• 2011

본 논문에서는 Carbon Nanotube(CNT) 센서 어레이를 위한 저 전력, 소 면적의 신호 검출 시스템을 제안한다. 제안된 시스템은 신호 검출회로, 디지털 제어기, UART I/O로 구성된다. 신호 검출회로는 VGA를 공유하는 64개의 transimpedance amplifier(TIA)와 11비트 해상도의 successive approximation register-ADC(SAR-ADC)를 사용하였다. TIA는 센서의 전압 바이어스 및 전류를 증폭하기 위한 active input current mirror(AICM)와 증폭된 전류를 전압으로 변환하는 저항 피드백 방식의 VGA(Variable Gain Amplifier)로 구성되어있다. 이러한 구조는 큰 면적과 많은 전력을 필요로 하는 VGA를 공유하기 때문에 다수의 센서 어레이에 대해 검출 속도의 저하 없이 저 전력, 소 면적으로 신호 검출이 가능하게 한다. SAR-ADC는 저 전력을 위하여 입력 전압 level에 따라 하위 bit의 동작을 생략하는 수정된 알고리즘을 사용하였다. ADC 및 센서의 선택은 UART Protocol 기반의 디지털 제어기에 의해 선택되며, ADC의 data는 UART I/O를 통해 컴퓨터와 같은 단말기를 통해 모니터링 할 수 있다. 신호 검출회로는 0.13${\mu}m$ CMOS 공정으로 설계되었으며 면적은 0.173 $mm^2$이며 640 sample/s의 속도에서 77.06${\mu}W$의 전력을 소모한다. 측정 결과 10nA - 10${\mu}A$의 전류 범위에서 5.3%의 선형성 오차를 가진다. 또한 UART I/O, 디지털 제어기는 0.18${\mu}m$ CMOS 공정을 이용하여 제작하였으며 총면적은 0.251 $mm^2$ 이다.

• 조명전기설비학회논문지
• /
• 제28권2호
• /
• pp.60-69
• /
• 2014

This paper proposed the circulation current control scheme in the single phase inverter system. The load experiment of the power conversion system including the UPS usually uses the passive components such as resistors and inductors. Therefore, the energy consumption is serious problem. In addition, the system is out of order when it is installed in the local area, and the load experiment can not perform adequately after troubleshooting, because there is no the load equipment, and the power capacity is not enough in the local area. The paper does the research on the circulation current control scheme, it does not need the load equipment, and the load current can reuse as the input current of the equipment. Instead of the conventional method the voltage-voltage and voltage-current control scheme introduced the parallel converter concept is newly proposed, and the validity of the proposed control scheme is investigated by both simulation and experimental results.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2005년도 춘계학술대회논문집
• /
• pp.473-478
• /
• 2005

In home appliances, electric energy is optimally controlled by using power electronics technology, creating a comfortable environment in terms of energy saving, low sound generation, and reduced time consumption. Usually simplicity and robustness make the three phase induction motor attractive for use in domestic appliance, including washing machines. Two main fpes of domestic washing machine have evolved. We focus on the front loading machine favored in Europe, which has a horizontal drum axis. With the advent of electronic control, universal motor, with a phase controller operating directly from the ac source, has become popular in washing machine. The efficiency improvement in home appliances is very important for customers. Induction motor efficiency can be improved by means of loss reduction, which can be realized by motor selection and design, improvement of the waveforms supplied by power inverter, utilizing a suitable control method. So this paper describes the architecture and feature of washing machine fed induction motor drive under minimizing losses vector control.

• 방송공학회논문지
• /
• 제10권1호
• /
• pp.77-82
• /
• 2005

SoC 환경에서 효과적인 동영상 압축을 지원하기 위한 고집적 움직임 추정기를 제안한다. MPEG-4나 H.263과 같은 이동통신 향동영상압축 표준을 사용할 때, 움직임 보상, 모드 결정, 움직임 벡터 예측 및 차분 벡터 계산 등과 같은 기능은 MCU의 잦은 처리를 필요로 한다. 그러나. 제안한 움직임 추정기는 이러한 기능을 집적함으로써, 동영상 압축을 위한 MCU의 간섭을 최소로 하는 SoC 개발을 가능하게 한다. 또한 제안한 움직임 추정기는 움직임이 없는 배경에 대해서는 움직임 추정을 생략하거나 모드 결정을 통해서 INTRA 모드일 경우 반화소 단위 움직임 추정을 회피하는 기능을 구현함으로써 저전력 소모를 실현한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.107-116
• /
• 2012

In this paper, the trade-off related to bandwidth of high-speed common-mode logic frequency divider is analyzed in detail. A method to optimize the operating frequency, band-width as well as power consumption is proposed. This method is based on bipolar device characteristics, whereby a negative resistance model can be used to estimate the optimal normalized upper frequency and lower frequency of frequency dividers under different conditions, which is conventionally ignored in literatures. This method provides a simple but efficient procedure in designing high performance frequency dividers for different applications. To verify the proposed method, a static divide-by-2 at millimeter wave ranges is implemented in 180 nm SiGe technology. Measurement results of the divider demonstrate significant improvement in the figure of merit as compared with literatures.