• 제목/요약/키워드: Circuit testing

검색결과 419건 처리시간 0.029초

고속 신호처리 회로에 의한 고속철도 차륜검사 (Improvement of Signal Processing Circuit for Inspecting Cracks on the Express Train Wheel)

  • 황지성;이진이;권석진
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 춘계종합학술대회 A
    • /
    • pp.579-584
    • /
    • 2008
  • 고속철도 차륜의 미소결함을 고속 고공간 분해 능으로 측정할 수 있는 새로운 비파괴검사법이 요구되고 있다. 본 연구는 종래의 스캔형 자기카메라를 개선하여, 다중증폭회로와 결함표시를 위한 펄스 발생기를 장착한 신호처리회로를 제안한다. 홀센서를 선형으로 배열하고, 배열의 직각방향으로 차륜이 정속으로 회전하게 하면, 차륜의 답면을 검사할 수 있다. 각각의 홀전압을 증폭하고, AD변환기를 통하여 $\mu$-processor에 의하여 시간에 따른 전압차, 즉 ${\partial}V_H/{\partial}t$를 연산한다. ${\partial}V_H/{\partial}t$가 결함의 존재를 의미하는 비교치보다 클 때 pulse 신호가 발생하여 결함을 지시한다. 휠 시험편을 이용하여 제안된 방법을 검증하였다.

  • PDF

234.7 MHz 혼합형 주파수 체배 분배 ASIC의 구현 (Implementation of 234.7 MHz Mixed Mode Frequency Multiplication & Distribution ASIC)

  • 권광호;채상훈;정희범
    • 한국통신학회논문지
    • /
    • 제28권11A호
    • /
    • pp.929-935
    • /
    • 2003
  • ATM 교환기 망동기용 아날로그/디지털 혼합형 ASIC을 설계 제작하였다. 이 ASIC은 상대 시스템으로부터 전송되어온 46.94 MHz의 클럭을 이용하여 234.7/46.94 MHz의 시스템용 클럭 및 77.76/19.44 MHz의 가입자용 클럭을 발생시키는 역할을 하며, 전송된 클럭의 체크 및 선택 기능도 동시에 포함한다. 효율적인 ASIC 구성을 위하여 고속 클럭 발생을 위한 2개의 아날로그 PLL 회로는 전주문 방식으로, 외부 입력 클럭 체크 및 선택을 위한 디지털 회로는 표준 셀 방식으로 설계하였다. 또한, 아날로그 부분에는 일반 CMOS 공정으로 제작 가능한 저항 및 커패시터를 사용함으로서 0.8$\mu\textrm{m}$ 디지털 CMOS 공정으로 칩을 제작 가능케 하여 제작비용도 줄였다. 제작된 칩을 측정한 결과 234.7 MHz 및 19.44 MHz의 안정된 클럭을 발생하였으며, 클럭의 실효 지터도 각각 4 ㎰ 및 17 ㎰정도로 낮게 나타났다.

원위치 관입실험기를 활용한 철도 노반 평가 (Railbed Evaluation by using In-situ Penetration Test)

  • 김주한;박정희;윤형구;고태훈;이종섭
    • 한국철도학회:학술대회논문집
    • /
    • 한국철도학회 2011년도 정기총회 및 추계학술대회 논문집
    • /
    • pp.261-267
    • /
    • 2011
  • The test fit has commonly used for the evaluation of the railbed condition, and indirect methods by using the compressional wave are also studied. the direct evaluation method by penetration test has not been studied. For the measurement of in-situ cone tip resistance of the railbed with minimizing the disturbance of the upper railbed. the cone penetrometer with the helical type outer rod(CPH) was developed. The outer rod, which has helical screw, is penetrated through the gravel layer and provides the reaction force for cone penetration testing. the cone tip resistances are measured by the mini cone penetrometer, where diameter is 15mm. For the developing the mini cone, strain gauge installation, circuit configuration, penetration rates and calibration process are considered. For the easy penetration of the screw rod in the field, the reaction force stepping plate and guide column are arranged. The screw rod are penetrated through the gravel layer. And the mini cone was pushed into the subgrade railbed at the penetration rate of 1mm/sec. The penetration test shows that the cone tip resistance increases along the depth. In addition, the subgrade condition is evaluated. This study demonstrates that the CPH may be effectively used for the evaluation of subgrade method any damage of the gravel layer.

  • PDF

지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술 (LOS/LOC Scan Test Techniques for Detection of Delay Faults)

  • 허용민;최영철
    • 한국인터넷방송통신학회논문지
    • /
    • 제14권4호
    • /
    • pp.219-225
    • /
    • 2014
  • 본 논문에서는 디지털 논리회로의 스캔(scan) 방식에 기초한 효율적인 테스터블(testable) 스캔 셀(cell)을 제안하며 타이밍과 관련된 지연고장(delay fault)을 검출하기 위한 Mux-based 스캔 셀 설계와 테스트방식을 제안한다. 이로 인해 설계와 검증 시 소요되는 테스트 시간과 비용을 단축하고, LOC(Launch-off-Capture)와 LOS(Launch-off-Shift)방식의 지연고장 테스트 방안도 제안한다. 제안된 테스트방식은 스캔 입력에서 거리가 먼 마지막 스캔 셀까지의 전역 제어신호(global control signal)가 늦게 도달하는 문제점을 클럭(clock) 신호를 이용하여 동기화시킴으로써 보다 빠르게 구동시켜 고속의 테스트가 가능하다. 또한, 테스트 벡터 입력 시 대상회로의 논리 값 인가를 차단하여 테스트 벡터 입력동안의 스캔 전력소모를 효과적으로 줄이도록 한다. 스캔 셀 설계의 논리 동작과 타이밍 시뮬레이션을 통해 제안된 방식의 동작을 증명 한다.

직접탄소 연료전지용 LSM/GDC 공기극 지지체 제조 및 전기화학 특성 평가 (Fabrication and Electrochemical Characterization of LSM/GDC based Cathode Supported Direct Carbon Fuel Cells)

  • 빌랄 아메드;완디 와휴디;이승복;송락현;이종원;임탁형;박석주
    • 한국수소및신에너지학회논문집
    • /
    • 제24권3호
    • /
    • pp.230-236
    • /
    • 2013
  • In this study, successive coating and co-sintering techniques have been used to fabricate LSM/GDC based cathode supported direct carbon fuel cells. The porous LSM/GDC cathode substrate, dense, thin and crack free GDC and ScSZ layers as bi-layer electrolyte, and a porous Ni/ScSZ anode layer was obtained by co-firing at $1400^{\circ}C$. The porous structure of LSM/GDC cathode substrate, after sintering at $1400^{\circ}C$, was obtained due to the presence of GDC phase, which inhibits sintering of LSM because of its higher sintering temperature. The electrochemical characterization of assembled cell was carried out with air as an oxidant and carbon particles in molten carbonate as fuel. The measured open circuit voltages (OCVs) were obtained to be more than 0.99 V, independent of testing temperature. The peak power densities were 116, 195 and $225mWcm^{-2}$ at 750, 800 and $850^{\circ}C$, respectively.

OLED Panel 검사 시에 Probe의 실시간 Contact 확인 가능한 시스템에 관한 연구 (A study of the system that enables real-time contact confirmation of probes in OLED panel inspection)

  • 황미섭;한봉석;한유진;최두선;김태민;박규백;이정우;김지훈
    • Design & Manufacturing
    • /
    • 제14권2호
    • /
    • pp.21-27
    • /
    • 2020
  • Recently, LCD (Liquid Crystal Display) has been replaced by OLDE (Organic Light Emitting Diode) in high resolution display industry. In the process of OLDE production, it inspects defective products by sending a signal using a probe during OLED panel inspection. At this time, the cause of the detection of failure is divided into two. One is the self-defect of the OLED panel and the other is the poor contact occurring in the process of contact between the two. The second case is unknown at the time of testing, which increases the time for retesting. To this end, we made a system that can identify in real time whether the probe is in contact during the inspection. A contact probe unit was designed for the system, and a stage system was implemented. An inspection system was constructed through S / W and circuit configuration for actual inspection. Finally, a system that can check contact and non-contact in real time was constructed.

Quatrz 웨이퍼의 직접접합과 극초단 레이저 가공을 이용한 체내 이식형 혈압센서 개발 (Development of Implantable Blood Pressure Sensor Using Quartz Wafer Direct Bonding and Ultrafast Laser Cutting)

  • 김성일;김응보;소상균;최지연;정연호
    • 대한의용생체공학회:의공학회지
    • /
    • 제37권5호
    • /
    • pp.168-177
    • /
    • 2016
  • In this paper we present an implantable pressure sensor to measure real-time blood pressure by monitoring mechanical movement of artery. Sensor is composed of inductors (L) and capacitors (C) which are formed by microfabrication and direct bonding on two biocompatible substrates (quartz). When electrical potential is applied to the sensor, the inductors and capacitors generates a LC resonance circuit and produce characteristic resonant frequencies. Real-time variation of the resonant frequency is monitored by an external measurement system using inductive coupling. Structural and electrical simulation was performed by Computer Aided Engineering (CAE) programs, ANSYS and HFSS, to optimize geometry of sensor. Ultrafast laser (femto-second) cutting and MEMS process were executed as sensor fabrication methods with consideration of brittleness of the substrate and small radial artery size. After whole fabrication processes, we got sensors of $3mm{\times}15mm{\times}0.5mm$. Resonant frequency of the sensor was around 90 MHz at atmosphere (760 mmHg), and the sensor has good linearity without any hysteresis. Longterm (5 years) stability of the sensor was verified by thermal acceleration testing with Arrhenius model. Moreover, in-vitro cytotoxicity test was done to show biocompatiblity of the sensor and validation of real-time blood pressure measurement was verified with animal test by implant of the sensor. By integration with development of external interrogation system, the proposed sensor system will be a promising method to measure real-time blood pressure.

IMT-2000 기지국용 도허티 전력증폭기의 설계 및 선형성과 효율 분석 (Design, Linear and Efficient Analysis of Doherty Power Amplifier for IMT-2000 Base Station)

  • 김선근;김기문
    • 한국정보통신학회논문지
    • /
    • 제9권2호
    • /
    • pp.262-267
    • /
    • 2005
  • 본 논문에서는 여러 가지 효율 개선 방법 중에서 Doherty Amplifier에 관해 논하였다. 간단한 회로를 이용하여 하나의 PEP 180w급 LDMOS를 사용하여 효율성과 선형성 개선에 관한 성능분석을 하였다 제작된 Doherty Amp의 성능을 검증하기 위해 Balanced Class AB Amplifier와 성능을 비교하였다. 실험결과 peaking Amp의 $V_gs.P$가 1.53V일 때 효율이 최대 11.6$\%$ 이상 증가되었으며 매뉴얼로 gate bias 조절을 통하여 선형성 개선의 최적 bias point를 찾은 후 WCDMA 4fA에서는 $V_gs.P$가 3.68V일 때 IMSR (InterModulation to Signal Ratio)이 최대 3.34dB가 증가됨을 보였다. 특히 1.53V로 peaking amp의 bias point를 맞추게 되면 출력 전력 434Bm에서 -324Bc 이하의 IMSR과 탁월한 효율 증가를 얻을 수 있었다.

동평판 재하시험을 이용한 정적 및 동적 변형계수 비교 (A Comparison of Static and Dynamic Deformation Modulus by Dynamic Plate Test)

  • 박용부;정형식
    • 한국지반공학회논문집
    • /
    • 제19권5호
    • /
    • pp.335-342
    • /
    • 2003
  • 지반 변형계수를 측정하는 방법중에서 원위치 시험법은 반력으로 대형 장비가 필요하고 많은 측정시간이 소요되므로 시험횟수가 제한되는 단점이 있다. 최근에는 이런 문제점을 보완하고 보다 신속하게 측정할 수 있는 장비들이 개발되어 적용되고 있다. 즉, Falling Weight Deflectometer(FWD), Light Drop Weight Tester(LDWT), Geogauge등이 있다. 이중에서 Light Drop Weight Tester(LDWT)는 경부 고속철도 공사에 ‘철도공사를 위한 경량 낙하 시험기’라는 명칭으로 적용된 이래로 여러 기관에 도입되어 노반의 품질관리 및 성토관리용으로 국내 조건에 맞는 기준을 정립하기 위한 연구가 진행중이다. 본 연구에서는 현장에서 지반변형계수를 쉽게 측정하는 방안을 제안하기 위해 독일 Stendal의 동적 평판 재하시험 장비(Light Drop Weight Tester(LDWT))인 ZFG 02를 이용하여 현장과 토조에서 동적변형계수를 측정하였다. 동일한 지반에서 실시한 평판재하시험 결과에 의한 정적 변형계수와의 상관성을 분석하였다.

Comparisons of Interfacial Reaction Characteristics on Flip Chip Package with Cu Column BOL Enhanced Process (fcCuBE®) and Bond on Capture Pad (BOC) under Electrical Current Stressing

  • Kim, Jae Myeong;Ahn, Billy;Ouyang, Eric;Park, Susan;Lee, Yong Taek;Kim, Gwang
    • 마이크로전자및패키징학회지
    • /
    • 제20권4호
    • /
    • pp.53-58
    • /
    • 2013
  • An innovative packaging solution, Flip Chip with Copper (Cu) Column bond on lead (BOL) Enhanced Process (fcCuBE$^{(R)}$) delivers a cost effective, high performance packaging solution over typical bond on capture pad (BOC) technology. These advantages include improved routing efficiency on the substrate top layer thus allowing conversion functionality; furthermore, package cost is lowered by means of reduced substrate layer count and removal of solder on pad (SOP). On the other hand, as electronic packaging technology develops to meet the miniaturization trend from consumer demand, reliability testing will become an important issue in advanced technology area. In particular, electromigration (EM) of flip chip bumps is an increasing reliability concern in the manufacturing of integrated circuit (IC) components and electronic systems. This paper presents the results on EM characteristics on BOL and BOC structures under electrical current stressing in order to investigate the comparison between two different typed structures. EM data was collected for over 7000 hours under accelerated conditions (temperatures: $125^{\circ}C$, $135^{\circ}C$, and $150^{\circ}C$ and stress current: 300 mA, 400 mA, and 500 mA). All samples have been tested without any failures, however, we attempted to find morphologies induced by EM effects through cross-sectional analysis and investigated the interfacial reaction characteristics between BOL and BOC structures under current stressing. EM damage was observed at the solder joint of BOC structure but the BOL structure did not show any damage from the effects of EM. The EM data indicates that the fcCuBE$^{(R)}$ BOL Cu column bump provides a significantly better EM reliability.