• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.422-424
• /
• 2009

본 논문은 반도체 제조 장비 중 몰드 장비에서 슬릿빔을 이용하여 칩 적층 높이를 측정하는 방법을 연구하였다. 본 논문에서는 슬릿빔을 이용한 높이 측정 방법의 기본 원리를 응용하여 반도체 제조 장비 안에 적용하면서 칩의 적층높이 측정 성능을 높이기 위하여 두 가지 방법을 연구하였다. 첫째로, 카메라 노출 시간과 높이 측정 반복성의 관계이며, 둘째는 PCB(Printed Circuit Board)휨 현상에 대한 측정 오류 최소화를 위하여 최소자승법을 응용하여 측정 성능을 향상 시킬 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1018-1019
• /
• 2015

Recently, standby power reduction techniques of AC/DC adaptor were developed, consuming power almost arrived to 300mW level. The standby power losses are composed of the input filter loss 11.8mW, the control IC for AC/DC adaptor 18mW, the switching loss 9.53mW and the feedback loss 123mW. And there are the standby power reduction techniques. In this paper, in order to reduce the standby power of SMPS more, the loss due to a voltage difference between input and output is reduced by the control circuit which is composed of the low voltage driving circuit and voltage regulator. The low voltage driving circuit operates on the low voltage of input and off the high voltage. The low voltage driving IC was produced by the $1.0{\mu}m$, high voltage DMOS process.

• 대한전자공학회논문지
• /
• 제12권5호
• /
• pp.12-18
• /
• 1975

Triac phase controlled pre-regulator를 이용한 직류안정화전원에서 제어소자 전력소모를 촤소로 줄이기 위하여, 부하전류의 증가에 따라 제어소자 양단전압을 낮추어 주는 회로를 고안하여 부가하였다. 이렇게 하므로써 제어소자의 전력소모가 약 40%정도 감소되어 방열장치가 간단해지거나 전력용량을 증가할 수 있게 되었으며 열발산이 곤란한 monolithic I.C.화에 유용하도록 하였다. A method on minimizing the power dissipation in the control element of a series D.C. voltage regutator is devised. An additional control circuit which reduces the average voltage drop across the control element according to increasing the load current is attached :o the trial phase controlled pre-regulator system. It is verified that the power dissipation in the control element is reduced up to 40% by this. circuit arrangement. The heat sink system can be simplified and the capacity of tile handling power is also increased. It is expected that this circuit arrangement can be applied to I.C. fabrication.

• 한국자기학회지
• /
• 제6권1호
• /
• pp.40-47
• /
• 1996

본 논문에서는 영전식 magnetic lifter의 최적 설계 방법을 제시하였다. 등가 자기회로법으로 흡착시와 탈착시의 자장 해석 및 전자역 계산을 행하였고, 최적 설계를 위해 등가 자기회로법으로 해석된 흡착시의 전자력을 최대로 하는 lifter의 치수를 구하였다. 또한 흡착시의 전자력을 제한 조건으로 하여 lifter 전체의 부피를 최소로 하는 치수를 찾았다. 위 최적 설계를 위한 최적화 알고리즘으로는 (1+1) Evolution Strategy(ES)를 이용하였다. 또한 상용 자장해석 프로그램(MAXWELL)을 사용하여 얻은 결과와 위의 최적화 결과를 비교하여 본 논문의 최적화방법의 타당성을 검증하였다.

• 한국융합학회논문지
• /
• 제9권2호
• /
• pp.1-6
• /
• 2018

본 연구에서는 전기 자동차용 DC/DC converter 회로의 전도성/복사성 방사 분석 결과를 제시하고 있다. 일반적으로 사용되는 MPQ4433 칩을 이용한 전력 변환회로의 EMI 특성을 개선하기 위해 주파수 확산 회로를 적용하였다. TLV3201칩을 사용한 주파수 확산 회로가 설계되어 전력변환 회로에 적용되었다. EMI 시뮬레이션을 통해 최적의 PCB 제작되었으며, 제작된 회로를 이용하여 원거리 방사, 근거리 전도 및 복사 방출에 대한 시뮬레이션과 측정 결과가 제시되었다. 전도 및 방사 방출은 CISPR 25의 표준화 된 시험 절차에 따라 측정되었으며 주파수 확산이 적용된 경우에 EMI 특성이 약 20% 개선되는 결과를 얻었다. 본 연구에서 제안 된 주파수 확산을 이용한 EMI 저감 기술은 자동차용 전력 컨버터 모듈의 설계에 처음 적용되었으며 향후 EMI 개선에 효과적으로 사용될 수 있을 것으로 예상된다.

• 한국컴퓨터정보학회논문지
• /
• 제21권3호
• /
• pp.1-8
• /
• 2016

The printed circuit board (PCB) can be used only 2 layers of front and back. Therefore, the wiring line segments are located in 2 layers without crossing each other. In this case, the line segment can be appear in both layers and this line segment is to resolve the crossing problem go through the via. The via minimization problem (VMP) has minimum number of via in layout design problem. The VMP is classified by NP-complete because of the polynomial time algorithm to solve the optimal solution has been unknown yet. This paper suggests polynomial time algorithm that can be solve the optimal solution of VMP. This algorithm transforms n-line segments into vertices, and p-crossing into edges of a graph. Then this graph is partitioned into 3-coloring sets of each vertex in each set independent each other. For 3-coloring sets $C_i$, (i=1,2,3), the $C_1$ is assigned to front F, $C_2$ is back B, and $C_3$ is B-F and connected with via. For the various experimental data, though this algorithm can be require O(np) polynomial time, we obtain the optimal solution for all of data.

• 한국음향학회지
• /
• 제20권3호
• /
• pp.83-90
• /
• 2001

기존의 탄성표면파 듀플렉서 필터는 1/4 파장 정합선로를 이용한 격리회로를 이용하기 때문에 패키지 상에 스트립 라인을 구성하는 제작상의 어려움이 있다. 송수신 필터와 격리회로를 따로 제작하여 조립하기 때문에 제작공정 또한 복잡하다. 본 연구에서는 격리회로가 송신용, 수신용 필터와 함께 하나의 단일 칩 위에 위치할 수 있는 새로운 형태의 탄성표면파 듀플렉서 필터를 설계하였다. 이러한 형태의 듀플렉서를 구성하기 위하여, 개별 탄성표면파 사다리형 필터와 집중소자인 인덕터와 캐패시터로 구성되는 격리회로망을 설계하였고, 듀플렉서의 전체 성능을 최적화할 수 있는 적절한 목표함수를 세워, 이를 비선형 다차원 최소화 방법을 통하여 최적화하였다. 그 결과 상용제품보다 더 우수한 성능이 구현됨을 확인하였다.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1998년도 추계학술대회
• /
• pp.299-300
• /
• 1998

Recently the development of medical modality like as MRI, 3D US, DR etc is very active. Therefore it is more required not only the enhancement of quality in medical service but the improvement of medical system based on quantization, minimization, and optimization of high speed. Especially, as the changing into the digital modality system, it gets to start using ASIC(Application Specific Integrated Circuit) to realize one board system. It requires the implementation of hardware debugging and effective speedy algorithm with more speed and accuracy in order to support and replace existing device. If objected image could be linked to high speed process board with special interface and pre-processed using FPGA, it can be used in real time image processing and protocol of HIS(Hospital Information System). This study can support the basic circuit design of medical image board which is able to realize image processing basically using digitalized medical image, and to interface between existing device and image board containing image processing algorithm.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.260-263
• /
• 2000

A technique that uses linear prediction to achieve noise reduction in a voice signal which has been mixed with an ambient noise (Signal to Noise (S-N) ratio = about 0dB) is proposed. This noise reduction method which is based on the linear prediction estimates the voice spectrum while ignoring the spectrum of the noise. The performance of the noise reduction method is first examined using the transversal linear predictor filter. However, with this method there is deterioration in the tone quality of the predicted voice due to the low level of the S-N ratio. An additional processing circuit is then proposed so as to adjust the noise reduction circuit with an aim of improving the problem of tone deterioration. Next, we consider a practical application where the effects of round on errors arising from fixed-point computation has to be minimized. This minimization is achieved by using the lattice predictor filter which in comparison to the transversal type, is Down to be less sensitive to the round-off error associated with finite word length operations. Finally, we consider a practical application where noise reduction is necessary. In this noise reduction method, both the voice spectrum and the actual noise spectrum are estimated. Noise reduction is achieved by using the linear predictor filter which includes the control of the predictor filter coefficient’s update.

• 반도체공학회 논문지
• /
• 제1권1호
• /
• pp.14-22
• /
• 2023

본 논문에서는 dual change-sensing 기법을 사용하여 내부 노드 변환을 최소화시킨 저전력 플립플롭 회로를 제안한다. 제안하는 Dual Change-Sensing Flip-Flop(DCSFF)은 데이터 변환이 존재하지 않는 경우, 기존에 존재하던 플립플롭들 중 동적 전력 소모가 가장 낮다. 65nm CMOS 공정을 사용한 측정 결과에 따르면, conventional Transmission Gate Flip-Flop(TGFF)와 비교하여 data activity 가 0% 와 100% 일때, 각각 98%와 32%의 감소된 전력 소모를 보였다. 또한 Change-Sensing Flip-lop(CSFF)과 비교하여 제안하는 DCSFF 는 30% 의 낮은 전력 소모를 보였다.