• 정보처리학회논문지C
• /
• 제12C권1호
• /
• pp.53-62
• /
• 2005

NG-SDH 시스템에서는 시스템으로 들어오는 이더넷신호를 GFP 프레임으로의 신호동기가 필요하다. 지금까지 외국에서는 칩셋 개발이 완료되어 관련 기술을 확보하고 있지만 국내에서는 아직 확보하지 못하고 있다. 따라서 본 논문에서는 GFP를 통한 이더넷 신호의 동기화 방법을 제시하였다. GFP-F를 통한 이더넷 신호의 동기화 방법은 Ingress 및 Egress 버퍼와 GFP idle를 통해서 신호동기를 얻을 수 있음을 알았다. 또한 GFP-T를 통한 이더넷 신호의 동기화 방법은 GFP Idle과 $65B{\_}PAD$를 적용해야 하고, 최대 3비트까지 이더넷 Idle의 추가 및 삭제되어야 함을 알았다. 또한 신호특성 시뮬레이션을 통해서는 신호동기의 실현과 함께 Egress 출력에서의 MTIE와 TDEV 특성과 첨두치 지터를 얻었다.

• 한국통신학회논문지
• /
• 제35권12B호
• /
• pp.1175-1182
• /
• 2010

본 논문에서는 항공기와 지상국 사이의 방위정보와 거리를 측정하는 전술항공운행 장비인 TACAN(tactical air navigation)을 위한 디지털 회로를 FPGA로 구현하였다. TACAN의 신호처리를 위한 모든 기능을 하나의 FPGA에 집적하여 구현하였다. 제안한 하드웨어는 입력 인터페이스, 레지스터 파일, 디코더, 신호 발생기, 그리고 주 제어기로 구성된다. 구현한 하드웨어는 TACAN이 요구하는 방위정보를 위한 펄스쌍 그룹을 생성하는 기능과 거리를 측정하기 위한 항공기 응답 기능을 모두 포함하고 있고, 그 밖에 지상국의 ID를 제공하는 기능 등을 모두 포함하였다. 제안한 하드웨어는 ALTERA의 FPGA를 이용하여 구현하였고, 7,071개의 logic element를 사용한다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.97-102
• /
• 2011

본 논문에서는 LVDT 구조를 이용한 신호 매핑 기반의 새로운 변위측정 알고리즘을 제안한다. 제안하는 방식은 상대 값을 이용한 신호 매핑방식을 사용하기 때문에 PCB상에 구현되는 코일 패턴이나, 트랜스 소자의 변수들에 독립적으로 동작할 수 있다. 이는 절대 값을 사용하면서 발생하는 다수의 튜닝작업이 필요 없고 단지 상대 값을 추출하기 위해 최종단계에서의 범위를 측정하는 캘리브레이션 공정만 필요하다. TI DSP 칩셋인 TMS320F2812에 코일 패턴이 다른 다수의 보드를 통하여 본 논문에서 제안하는 기법을 구현해 본 결과, PCB 코일 패턴이 조악하더라도 높은 정밀도와 신뢰성을 갖는 출력 신호를 얻음으로써 제안하는 기법의 우수성을 검증하였다.

• 한국방재학회:학술대회논문집
• /
• 한국방재학회 2008년도 정기총회 및 학술발표대회
• /
• pp.361-364
• /
• 2008

무선 센서 네트워크(Wireless Sensor Network: WSN)의 응용서비스 모델은 센서, 마이크로 컨트롤러, 무선 통신 칩셋을 결합한 센서 하드웨어에 의한 센서 네트워크, 데이터 처리를 위한 미들웨어, 사용자 서비스의 형태로 구성된다, 이러한 WSN응용은 환경모니터링, 공장자동화와 같은 분야에 적용되어 왔고, 주로 사람이 감시하기 힘든 원격 모니터링을 기반으로 하는 응용서비스에 집중되어 왔다. 본 논문에서는 무선 센서 네트워크의 응용모델을 기반으로 유비쿼터스 방재 시스템에 적용하기 위한 구축 고려요소에 대해 서술하고, 그 응용 범위의 적합성을 논한다. 제안하는 모델은 무선 센서 네트워크 하드웨어, 라우팅 기술, 미들웨어 구성요소, 보안정책에 관한 내용이 포함되어 있다.

• Journal of Positioning, Navigation, and Timing
• /
• 제11권4호
• /
• pp.279-286
• /
• 2022

In this paper, we designed a software library that produces integrated Global Navigation Satellite System (GNSS) / Inertial Navigation System (INS) navigation information using the raw measurements provided by the GNSS chipset, gyroscope, accelerometer and magnetometer embedded in android smartphone. Loosely coupled integration method was used to derive information of GNSS /INS integrated navigation. An application built in the designed library was developed and installed on the android smartphone. And we conducted field experiments. GNSS navigation messages were collected in the Radio Technical Commission for Maritime Service (RTCM 3.0) format by the Network Transport of RTCM via Internet Protocol (NTRIP). As a result of experiments, it was confirmed that design requirements were satisfied by deriving navigation such as three-dimensional position and speed, course over ground (COG), speed over ground (SOG), heading and protection level (PL) using the designed library. In addition, the results of this experiment are expected to be applicable to maritime navigation applications using smart device.

• 항공우주시스템공학회지
• /
• 제16권6호
• /
• pp.18-23
• /
• 2022

본 논문은 항공기에 사용되는 고주파 칩셋의 전파 차폐 구조에 대한 연구 결과를 제시한다. 전기전자 기술의 발전에 따라 항공기에 적용되는 전자 장비의 역할은 날로 증가하고 있으며, 고주파 무선장치는 넓은 주파수 대역에 대한 지원 및 소형화를 위한 초고주파 집적회로로 구현되고 있다. 특히, 항공용 집적소자는 이를 구현함에 있어 기능과 성능의 만족도 중요하지만, 예기치 않은 전파 간섭으로 인한 항공기 안전 위협이 보다 중요한 설계 요소로 작용한다. 본 논문에서는 전파에 의한 고주파 칩셋의 오동작 방지를 위한 차폐구조를 설계하고, 개구면 형태의 기하학적 구조를 적용하여 전기장 차폐성능이 향상되는 구조를 제안하였다.

• Ocean and Polar Research
• /
• 제45권2호
• /
• pp.33-42
• /
• 2023

Dissolved oxygen (DO) is a crucial parameter for assessing environmental conditions in aquatic ecosystems. However, commercial in situ dataloggers for oxygen optodes can be relatively expensive and limited in their specifications. In this paper, we present a novel design for a DO datalogger system based on the control boards family with RP2040 MCU chipset. Our design includes two types of dataloggers: a simple logging system and a programmable system for sampling rates via magnetic switches underwater for divers. We provide detailed descriptions of the system, including the MicroPython source code and drawings to aid in construction. We also discuss the various applications of our DO datalogger system in monitoring dissolved oxygen concentration in coastal waters and assessing the benthic metabolism of aquatic ecosystems. Our DO datalogger system provides an affordable and flexible option for researchers to accurately monitor DO concentrations in aquatic environments, and thereby improve our understanding of these complex ecosystems.

• 한국전자파학회논문지
• /
• 제20권5호
• /
• pp.493-502
• /
• 2009

본 논문에서는 DS-UWB 시스템에 사용되는 송신 필터에 따른 초기 동기 획득 성능을 모의 실험을 통해 비교하고, 칩 레이트가 1.32 Gchip/s인 DS-UWB 디지털 송신기에서 interpolation factor가 4인 제곱근 코사인 필터를 적용한 경우와 구형 필터를 적용한 경우 DS-UWB 수신기의 초기 동기 획득 성능은 AWGN 채널 환경뿐만 아니라 CM1/CM3 채널 환경하에서도 비슷한 성능을 냄을 실험을 통해 살펴 본다. 또한, 55 MHz의 시스템 클럭으로 동작하는 24 병렬 처리 상관 연산기 및 동기 획득기 구조에 대해 설명하고 초기 동기 획득 방법을 기술한다. 본 논문에서는 DS-UWB 시스템 설계시 구형 송신 필터를 사용하여 1.32 Gsample/s D/A 변환기 및 A/D 변환기를 적용할 수 있게 함으로써 DS-UWB 칩셋 개발시 현실적으로 고려할 수 있는 솔루션을 제시한다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.107-114
• /
• 2004

본 논문에서는 CDMA 및 TDMA 기술을 기반으로 하는 무선 원격계측 시스템용 모뎀에 적합한 최적 하드웨어 구조 및 VLSI 설계에 대해서 제시한다. 무선 원격계측 시스템은 계측이 필요한 다수의 지점에 소형 무선계측기(RT: Remote Terminal)를 설치하고, 설치된 무선계측기로부터 계측데이터를 무선으로 수집하기 위해 제안된 시스템이다. 무선 원격계측 시스템은 계측데이터를 전송하기 위한 다수의 RT와 RT로부터 데이터를 수집하는 1개의 CU(Central Unit)로 구성된다. 본 논문에서는 이러한 RT와 CU용 모뎀에 적합한 최적 하드웨어 구조를 제안하였고, 제안된 구조를 Verilog HDL로 설계 및 검증하였다. Verilog HDL로 설계된 모뎀은 Synopsys/sup TM/툴을 이용하여 게이트 수준으로 합성되었고, 합성결과 RT 및 CU용 모뎀은 0.6㎛ 공정에서 각각 약 27K 게이트와 222K 게이트의 하드웨어 복잡도를 가졌다. 제안된 모뎀은 Altera/sup TM/ FPGA로 구현 및 검증되었다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 The Seoul International Simulation Conference
• /
• pp.440-443
• /
• 2001

As inter-network traffics grows rapidly, the router systems as a network component becomes to be capable of not only wire-speed packet processing but also plentiful programmability for quality services. A network processor technology is widely used to achieve such capabilities in the high-end router. Although providing two such capabilities, the network processor can't support a deep packet processing at nominal wire-speed. Considering QoS may result in performance degradation of processing packet. In order to achieve foster processing, one chipset of network processor is occasionally not enough. Using more than one urges to consider a problem that is, for instance, an out-of-order delivery of packets. This problem can be serious in some applications such as voice over IP and video services, which assume that packets arrive in order. It is required to develop an effective packet processing mechanism leer using more than one network processors in parallel in one linecard unit of the router system. Simulation analysis is also needed for verifying the mechanism. We propose the packet processing mechanism consisting of more than two NPs in parallel. In this mechanism, we use a load-balancing algorithm that distributes the packet traffic load evenly and keeps the sequence, and then verify the algorithm with simulation analysis. As a simulation tool, we use DEVSim++, which is a DEVS formalism-based hierarchical discrete-event simulation environment developed by KAIST. In this paper, we are going to show not only applicability of the DEVS formalism to hardware modeling and simulation but also predictability of performance of the load balancer when implemented with FPGA.