• ETRI Journal
• /
• 제38권1호
• /
• pp.133-140
• /
• 2016

This paper presents a method of parasitic inductance reduction for high-speed switching and high-efficiency operation of a cascode structure with a low-voltage enhancement-mode silicon (Si) metal-oxide-semiconductor field-effect transistor (MOSFET) and a high-voltage depletion-mode gallium nitride (GaN) fielde-ffect transistor (FET). The method is proposed to add a bonding wire interconnected between the source electrode of the Si MOSFET and the gate electrode of the GaN FET in a conventional cascode structure package to reduce the most critical inductance, which provides the major switching loss for a high switching speed and high efficiency. From the measured results of the proposed and conventional GaN cascode FETs, the rising and falling times of the proposed GaN cascode FET were up to 3.4% and 8.0% faster than those of the conventional GaN cascode FET, respectively, under measurement conditions of 30 V and 5 A. During the rising and falling times, the energy losses of the proposed GaN cascode FET were up to 0.3% and 6.7% lower than those of the conventional GaN cascode FET, respectively.

• ETRI Journal
• /
• 제39권1호
• /
• pp.62-68
• /
• 2017

In this paper, we present the design and characterization analysis of a cascode GaN field-effect transistor (FET) for switching power conversion systems. To enable normally-off operation, a cascode GaN FET employs a low breakdown voltage (BV) enhancement-mode Si metal-oxide-semiconductor FET and a high-BV depletion-mode (D-mode) GaN FET. This paper demonstrates a normally-on D-mode GaN FET with high power density and high switching frequency, and presents a theoretical analysis of a hybrid cascode GaN FET design. A TO-254 packaged FET provides a drain current of 6.04 A at a drain voltage of 2 V, a BV of 520 V at a drain leakage current of $250{\mu}A$, and an on-resistance of $331m{\Omega}$. Finally, a boost converter is used to evaluate the performance of the cascode GaN FET in power conversion applications.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.553-559
• /
• 2022

본 논문에서는 cascode GaN FET의 하프 브릿지 구성에서 오실레이션 억제를 위한 RC 스너버 회로 설계 기술을 분석한다. 대표적인 WBG 소자인 cascode GaN FET는 우수한 고속 스위칭 특성이 우수하다. 다만, 이러한 고속 스위칭 특성으로 인하여 false turn-off 문제가 야기되며, 이를 억제하기 위해 RC 스너버 회로가 필수적이다. 따라서, 일반적으로 많이 사용되는 실험 기반의 선정 기법과 근궤적법을 이용한 분석 기법을 비교한다. 일반적인 방법의 경우 실험적 경험을 바탕으로 오실레이션 억제 성능이 만족될 때까지 지속적인 회로 변경이 필요하다. 하지만, 근궤적 기법의 경우 비진동 R-C 맵을 기반으로 초기값을 설정 할 수 있다. 이러한 설계 기술에 따른 성능을 비교하기 위해 모의실험과 실제 더블 펄스 회로 구성을 통한 실험을 진행하였다.

• 한국전자파학회논문지
• /
• 제14권5호
• /
• pp.472-478
• /
• 2003

본 논문에서는 LO 신호의 2차 하모닉 성분을 이용하여 2개의 FET를 cascode 구조로 구성한 near zero If특성을 갖는 하모닉 혼합기를 설계,제작하였다. 호모다인 방식에서 사용되는 혼합기는 DC offset이 가장 심각한 문제이다. 이러한 문제를 해결하기 위해서 단자간 분리도를 좋게 하고 near zero IF를 사용하여 혼합기를 설계하였다. 본 논문에서 구현된 혼합기는 간결한 구조에 비해 LO-RF 단자간 분리도가 우수하다. 설계된 혼합기에서 RF 입력 전력 -30 dBm, LO 입력 전력 6 dBm에 대해, 변환이득은 6.7 dB, 잡음지수는 8.4 dB, LO-RF 단자간 분리도는 31.5 dB, IIP3는 -1.9 dBm, IIP2는 -2.8 dBm이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.93-96
• /
• 2003

본 논문은 캐스코드 구조에서의 바이어스 조건에 대해 분석하고 이를 이용하여 C-Band용 마이크로파 수신기에서의 자기발진믹서를 분석하였다. 자기발진믹서는 두 개의 FET에 의해서 동작되며 상위 FET는 비교적 높은 Q값을 가지는 유전체공진기에 의해서 발진기로 동작하도록 하였으며, 아래쪽 FET는 믹서로 동작시켰다. 모의실험 결과에 의해 초기 드레인 전압은 $V_{ds}$ =2.5V이고 게이트바이어스 전압은 $V_{gs1}$=-0.2V와 $V_{g2}$=0V로 선정하였다. 선정된 바이어스를 통해 설계된 5.15GHz의 발진기 출력은 5.92dBm, 위상잡음은 -132.0dBc/100KHz, 믹서의 변환손실은 약 -3dB를 얻었다.얻었다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.492-498
• /
• 2003

본 논문은 캐스코드결합에 의한 마이크로파 자기발진믹서를 설계하기 위하여 믹서가 최적 변환이득을 나타내는 바이어스 조건에 대해 분석하였다. 마이크로파 자기발진믹서는 두 개의 GaAs MESFET를 케스코드 결합시켰으며 상위 MESFET는 비교적 높은 Q값을 가지는 유전체공진기에 의해서 발진기로 동작시키고 아래쪽 FET는 저잡음 특성과 최적의 변환이득을 나타내는 믹서로서 동작시켰다. 분석결과 드레인 전압은 $V_{ds}=2.5V$이고 게이트바이어스 전압은 $V_{gs1}=-0.2V와 \;V_{g2}=0V$로 선정하였을 때 설계된 5.15Ghz의 발진기 출력은 5.92dBm, 위상잡음은 -132.0dBc@100KHz, 믹서의 변환손실은 약 -3dB를 나타내어 이론에 의한 자기발진믹서를 설계할 수 있음을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1046-1049
• /
• 2002

In this paper, a sub-harmonic dual-gate FET mixer for IMT-2000 base-station was designed by using single-gate FET cascode structure and driven by the second order harmonic component of LO signal. The dual-gate FET mixer has the characteristic of high conversion gain and good isolation between ports. Sub-harmonic mixing is frequently used to extend RF bandwidth for fixed LO frequency or to make LO frequency lower. Furthermore, the LO-to-RF isolation characteristic of a sub-harmonic mixer is better than that of a fundamental mixer because the frequency separation between the RE and LO frequency is large. As RF power is -30dBm and LO power is 0dBm, the designed mixer shows the -47.17dBm LO-to-RF leakage power level, 10dB conversion gain, -0.5dBm OIP3, -10.5dBm IIP3 and -1dBm 1dB gain compression point.

• 한국전자통신학회논문지
• /
• 제8권11호
• /
• pp.1633-1640
• /
• 2013

본 논문에서는 이중게이트 FET를 고주파회로에 응용하기 위해 필요한 열잡음 파라미터를 추출하여 그 특성을 분석하였다. 이중게이트 열잡음 파라미터를 추출하기 위해 튜너를 이용해 잡음원의 임피던스를 바꿔가며 잡음특성을 측정하였으며, open과 short 더미를 이용해서 패드의 기생성분을 제거하였다. 측정결과 일반적인 캐스코드구조의 FET와 비교해서 5GHz에서 약 0.2dB의 잡음 개선효과가 있음을 확인하였으며, 시뮬레이션과 소신호 파라미터 분석을 통해 드레인 소스 및 드레인 게이트간 캐패시턴스의 감소에 의해 잡음지수가 줄어들었음을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제44권7호통권361호
• /
• pp.41-46
• /
• 2007

본 논문은 두 개의 공통 게이트 증폭단을 사용한 캐스코형 CMOS 저잡음 증폭기의 후치 선형화 기법을 제안한다. 제안된 기법은 두 개의 공통 게이트 FET 단을 사용하며, 한 FET는 공통 소스단에서 전달된 전류 성분 중 선형 전류 성분만을 부하에 전달하고, 다른 한 단은 3차 혼변조 전류를 흡수하도록 동작한다. 선형 전류 성분과 혼변조 전류 성분을 선택적으로 분류하기 위해 $0.18{\mu}m$ CMOS 공정에서 제공되는 후막 (thick oxide) FET를 혼변조 전류 흡수용 FET로, 박막 (thin oxide) FET를 선형 전류 버퍼로 사용하였다. 제안된 방법을 검증하기 위해 $0.18{\mu}m$ CMOS 공정을 이용하여 2.14GHz에서 동작하는 저잡음 증폭기를 설계하였다. 제작된 차동 증폭기는 1.8V 전원에서 12.4mA를 소모하며, 측정 결과로 11 dBm IIP3, 15.5 dB 전력이득, 그리고 2.85 dB 잡음지수를 특성을 얻었다. 이는 후치 선형화가 없는 회로에 비해 7.5dB의 $IIP_{3}$ 개선된 결과이다.

• 한국항행학회논문지
• /
• 제10권2호
• /
• pp.138-144
• /
• 2006

본 논문에서는 와이브로와 무선랜 응용을 위한 이중 모우드 FET 믹서를 단일 게이트의 두 개 pHEMT를 캐스코드(cascode)로 연결하여 이중게이트 FET 믹서 형태로 구현하였다. 설계된 이중게이트 믹서는 와이브로와 무선랜 응용에서 DC 전력소모를 최소화하기위해 가변적인 변환이득을 갖도록 최적화되었다. 설계 믹서의 LO-RF간 격리도 특성은 2.3GHz~2.5GHz에서 약 20dB이다. LO신호가 0dBm이고 RF신호가 -50dBm일 때 믹서는 15dB의 변환이득을 갖는다. 수신되는 RF신호가 -50dBm에서 -20dBm까지 증가할 때 변환이득은 15dB에서 -2dB까지 바이어스에 따라 감소하게 된다. 가변 변환이득은 몇 가지 장점이 있다. 즉 IF단에서 AGC의 넓은 동작영역의 부담을 줄일 수 있고, 또한 믹서의 DC전력소모를 약 90% 절약할 수 있다.