• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.37-43
• /
• 2009

본 논문에서는 증폭특성이 우수한 달링톤-캐스코드(Darlington-Cascode) 증폭기 구조를 제안하였다. 전통적으로 고주파 증폭 특성이 우수하다고 알려진 기존의 캐스코드 증폭기 회로와의 비교를 위해 본 논문에서는 제안된 달링톤-캐스코드 구조와 기존의 캐스코드 구조의 증폭기를 동일 칩 상에 인접하도록 설계하였다. 이 회로들은 45 GHz의 $f_T$를 가진 $0.35-{\mu}m$ SiGe 기반의 초고주파 단일 칩(MMIC; Monolithic Microwave Integrated Circuit)으로 제작되어 동일 조건 하에서 X-band 대역의 고주파 증폭특성들이 측정, 비교 및 분석되었다. 성능 측정결과 제안된 달링톤-캐스코드 증폭기는 11.5 dBm의 P1dB와 19.5 dB의 선형 증폭도를 보여주었으며, 기존 캐스코드 증폭기와 비교시 PldB는 5.2 dB, 이득면에서는 2.5 dB의 향상된 결과를 나타내었다.

• 전기의세계
• /
• 제29권12호
• /
• pp.798-803
• /
• 1980

A computer program for noise analysis of the audio circuit is developed. The application of the program to the equalizer, low frequency amplifier of radio circuit and cascaded amplifier show good results. The general noise analysis method for cascade operational amplifier is presented. The noise spectral power density is calculated for a resonator active filter.

• 한국전자통신학회논문지
• /
• 제7권1호
• /
• pp.1-7
• /
• 2012

본 논문에서는 펄스압축 된 X-대역 마이크로파 신호를 60와트의 출력전력과 30%이상의 전력부가효율(PAE)으로 증폭시키는 반도체증폭기(SSPA)를 구현에 대하여 논의하였다. 구현된 60W의 SSPA는 케스케이드 결합 증폭기로 설계하였고 케스케이드(cascade) 결합 증폭기는 내부정합된 GaAs FET를 3단으로 구동증폭기를 설계하였으며 주 전력증폭단은 내부정합된 GaN HEMT(High Electron Mobility Transistor)로 설계하였다. 구현된 SSPA는 주파수 범위 $9.41{\pm}0.03GHz$, 펄스 주기 1ms, 펄스폭 100us, 듀티사이클 10% 조건에서 전체 이득 37dB 이상, 48dBm(60W)의 출력전력의 성능을 나타내었어 구현된 SSPA는 펄스압축기술을 이용한 디지털 선박용 레이다에 적용할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.125-131
• /
• 2002

This paper presents MMIC drive and power amplifiers covering 6-18 ㎓. For simple wideband impedance matching and less sensitivity to fabrication variation, modified distributed topologies are employed in the both amplifiers. Cascade amplifiers with a self-biasing circuit through feedback resistors are used as unit gain blocks in the drive amplifier, resulting in high gain, high stability, and compact chip size. Self impedance matching and high-pass, low-pass impedance matching networks are used in the power amplifier. In measured results, the drive amplifier showed good return losses ($S_11,{\;}S_{22}{\;}<{\;}-10.5{\;}dB$), gain flatness ($S_{21}={\;}16{\;}{\pm}0.6{\;}dB$), and $P_{1dB}{\;}>{\;}22{\;}dBm$ over 6-18 GHz. The power amplifier showed $P_{1dB}{\;}>{\;}28.8{\;}dBm$ and $P_{sat}{\;}{\approx}{\;}30.0{\;}dBm$ with good small signal characteristics ($S_{11}<-10{\;}dB,{\;}S_{22}{\;}<{\;}-6{\;}dB,{\;}and{\;}S_{21}={\;}18.5{\;}{\pm}{\;}1.25{\;}dB$) over 6-18 GHz.

• 대한전자공학회논문지
• /
• 제21권6호
• /
• pp.42-50
• /
• 1984

배분증폭기의 각 증폭소자에 귀환 루우프를 이용하여 배역폭을 증가시킬 수 있는 방법을 제시한 것이다. 즉, 낮은 주파수 영역에서는 귀환이 걸리지 않고, 높은 주파수에서는 정귀환이 되도록 각 증폭소자에 귀환 루우프를 걸어주면 대역폭이 증가한다. 이 설계방법에서는 각 증폭소자를 단향성으록 간주하고 주기적 구조전송선로이론을 택하였으며, 실제의 컴퓨터 해석은 정확한 결과를 얻기 위하여 K. B. Nicals의 방법을 택하여 4 -포오트 이론으로 수행하였다. 여기서 이론적으로 얻은 결과는 샘플로 택한 FET로서 귀환 루우프가 없을때, 대역폭은 16[GHz] 정도였으나, 귀환 루우프를 걸었을 때는 약 20[GHz] 정도로 중가하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.193-194
• /
• 2007

This paper presents the design of a power amplifier for full-band UWB application systems using a CMOS 0..18um technology. A wideband RLC filter and a multilevel RLC matching scheme are utilized to achieve the wideband input/output matching. Both the cascade and cascode stage are used to increase the gain and to achieve gain flatness. Simulation results show that the designed amplifier provides a power gain greater than 10 dB throughout the UWB full-band(3.1-10.6GHz) and an input P1dB of -1.2dBm at 6.9GHz. It consumes 35.8mW from a 1.8V supply.

• 한국정보통신학회논문지
• /
• 제10권8호
• /
• pp.1465-1470
• /
• 2006

본 논문에서는 단거리 무선 통신의 새로운 국제 표준으로 부상하고 있는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안한 구조는 전류 재사용 기법을 이용한 2단 cascade구조이며 회로의 설계에서 TSMC $0.18{\mu}m$ CMOS 공정을 사용하였다. 전류 재사용단은 두 단의 증폭기 전류를 공유함으로써 LNA의 전력 소모를 적게 하는 효과를 얻을 수 있다. 본 논문에서는 LNA설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였으며 이는 지금까지 발표된 LNA 중 가장 낮은 값이다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리 고 1.13dB의 최소 잡음 지수를 보였다.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.786-792
• /
• 2018

본 논문에서는 저전력 센서용 아날로그-디지털 변환기를 위한 cascade of integrator feedback (CIFB) 구조의 3차 시그마-델타 아날로그 모듈레이터가 제안된다. 제안된 시그마-델타 아날로그 모듈레이터는 gain-enhanced current-mirror 기반 증폭기를 사용하는 3개의 스위치 커패시터 적분기, 단일 비트 비교기, 그리고 비중첩 클럭 발생기로 구성된다. 160의 오버 샘플링 비율과 90.45dB의 신호 대 잡음비를 가지는 시그마-델타 아날로그 모듈레이터는 1.2V 공급 전압의 $0.11{\mu}m$ CMOS 공정으로 설계되며, $0.145mm^2$의 면적과 $341{\mu}W$의 전력을 소모한다.

• 전자공학회논문지C
• /
• 제35C권5호
• /
• pp.33-40
• /
• 1998

In this paper, a design of current-mode continuous-time filters for low voltage and low frequency applications using complementary bipolar current mirrors is presented. The proposed current-mode filters consist of simple bipolar current mirrors and capacitors and are quite suitable for monolithic integration. Since the design method of the proposed current-mode filters are based on the integrator type of realization, it can be used for a wide range of applications. Since the input impedance of simple bipolar current mirror is small, in this paper, negative feedback amplifier is used to realize is designed by cascade method. The cutoff frequency of the designed filter can be easily tunable by the DC controlling current from 60kHz to 120kHz. The characteristics of the designed current-mode filters are simulated and examined by SPICE using standard bipolar transistor parameters.

• 대한전자공학회논문지
• /
• 제26권9호
• /
• pp.1359-1368
• /
• 1989

In this paper, the composite BiCMOS transistor which combines a bipolar transistor and a MOS transistor in a cascade type, is analyzed in terms of I-V characteristics and small signal equivalent circuit. As a result, it has a larger driving capability than MOS transistor and a more extended rante of input voltage than bipolar transistor. Next, a BiCMOS differential amplifier as its application example is designed and compared with the CMOS one and the bipolar one. It increases the driving capability of the CMOS differential amp and improves the linear operation region of the bipolar differential amp.