Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

Design of Low Power CMOS LNA for using Current Reuse Technique

전류 재사용 기법을 이용한 저전력 CMOS LNA 설계

  • 조인신 (한밭대학교 정보통신전문대학원) ;
  • 염기수 (한밭대학교 정보통신컴퓨터공학부)
  • Published : 2006.08.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents a design of low power CMOS LNA(Low Noise Amplifier) for 2.4 GHz ZigBee applications that is a promising international standard for short area wireless communications. The proposed circuit has been designed using TSMC $0.18{\mu}m$ CMOS process technology and two stage cascade topology by current reuse technique. Two stage cascade amplifiers use the same bias current in the current reused stage which leads to the reduction of the power dissipation. LNA design procedures and the simulation results using ADS(Advanced Design System) are presented in this paper. Simulation results show that the LNA has a extremely low power dissipation of 1.38mW with a supply voltage of 1.0V. This is the lowest value among LNAs ever reported. The LNA also has a maximum gain of 13.38dB, input return loss of -20.37dB, output return loss of -22.48dB and minimum noise figure of 1.13dB.

본 논문에서는 단거리 무선 통신의 새로운 국제 표준으로 부상하고 있는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안한 구조는 전류 재사용 기법을 이용한 2단 cascade구조이며 회로의 설계에서 TSMC $0.18{\mu}m$ CMOS 공정을 사용하였다. 전류 재사용단은 두 단의 증폭기 전류를 공유함으로써 LNA의 전력 소모를 적게 하는 효과를 얻을 수 있다. 본 논문에서는 LNA설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였으며 이는 지금까지 발표된 LNA 중 가장 낮은 값이다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리 고 1.13dB의 최소 잡음 지수를 보였다.

Keywords

References

  1. 'ZigBee관련 응용서비스, 제품, 기술의 국내개발동향,' 전자부품연구원 전자정보센터, 2006.4
  2. IEEE 802.15.4 Standard (ZigBee standard), available on http://ieeexplore.ieee.org
  3. Choong-Yul Cha, Sang-Gug Lee, 'A 5.2 GHz LNA in $0.35{\mu}m$ CMOS utilizing inter-stage series resonance and optimizing the substrate resistance,' in Proc. IEEE Solid-State Circuits Conference 2002, pp.339-342, Sept 2002
  4. Trung-Kien Nguyen, Chung-Hwan Kim, Gook-Ju Ihm, Moon-Su Yang, and Sang-Gug Lee, 'CMOS Low-Noise Amplifier Design Optimization Techniques,' IEEE Trans. on Microwave Theory and Techniques, vol. 52, No. 5, May 2004
  5. 최혁환, 오현숙, 김성우, 임채성, 권태하, '2.4 GHz CMOS 저잡음 증폭기,' 한국해양정보통신학회논문지, 제7권 1호, pp.106-113, 2003
  6. Jie long, Nader Badr, Robert Weber, 'A 2.4 GHz sub-l dB CMOS low noise amplifier with on-chip interstage inductor and parallel intrinsic capacitor,' in IEEE Radio and Wireless Conference 2002, pp.165-168, Aug 2002
  7. Chih-Lung Hsiao, Ro-Min Weng, Kun-Yi Lin, 'A IV fully differential CMOS LNA for 2.4 GHz application,' in Proc. IEEE Circuits and Systems Symposium, pp.245-248, May 2003
  8. Trung-Kien Nguyen, Yang-Moon Su, Sang-Gug Lee, 'A power constrained simultaneous noise and input matched low noise amplifier design technique,' in Proc. IEEE Circuits and Systems International Symposium 2004, Volume 4, pp.281-284, May 2004