• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제54권8호
• /
• pp.350-354
• /
• 2005

This paper proposes a new method for delay time calculation in RLC interconnects. This method is simple, but precise. The proposed method can calculate delay time of RLC interconnects by simple numerical formula calculation without complex moment calculation using reduced model in RLC interconnects. The results using the proposed method for RLC circuits show that average relative error is within $10\%$ in comparison with HSPICE simulation results.

• 제어로봇시스템학회논문지
• /
• 제9권8호
• /
• pp.632-639
• /
• 2003

This paper proposes a simple compensation scheme for the time delay caused by measurement, calculation and selection of voltage vector in Direct Torque Control (DTC) of an induction motor. In general scheme, it is difficult to know the exact delay time, furthermore the delay time can be varied by program routines for calculation and processing of measured data. In this proposed scheme, by applying voltage vector at the beginning of next sampling period, a fixed delay time is achieved and its compensation becomes much simpler. Furthermore, with the simple compensation algorithm, an improved performance can be achieved by shortening sampling period. Experimental results prove the feasibility of the proposed scheme in induction motor control.

• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.1-9
• /
• 1999

빠르고 정확한 결과를 얻기 위해서 타이밍 수준에서의 회로 해석이 이루어지며, 게이트와 연결선에서의 신호 지연 해석은 회로의 설계 검증을 위하여 필수적이다. 본 논문에서는 CMOS 회로 게이트에서의 지연 시간과 연결선의 지연 해석을 위한 초기 천이 시간을 동시에 계산할 수 있는 방법을 제시한다. 회로 연결선의 유효 커패시턴스 개념을 이용하여 게이트의 지연 시간과 게이트에서의 구동 저항을 고려한 연결선 선형 전압원의 천이 시간을 계산한다. 게이트 지연과 연결선 선형 전압원의 천이 시간을 구하는 과정은 예비 특성화된 게이트 타이밍 데이터를 이용하여 반복적인 연산과정을 통하여 동시에 구하게 된다. 기존의 게이트 지연 계산 알고리즘은 연결선 선형 전압원의 천이 시간을 위해 별도의 게이트 특성 데이터를 필요로 하였으나, 본 논문에서 제시하는 방법은 계산 과정 중에 생성된 데이터를 이용함으로써 현재의 예비 특성화 방법을 수정하지 않고서도 효율적인 타이밍 수준의 게이트 및 연결선 지연 시간 예측이 가능하도록 하였다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제50권4호
• /
• pp.170-178
• /
• 2001

Deadbeat technique has been proposed as a digital controller for an UPS inverter to achieve the fast, response to a load variation and to conserve a very low THD under a nonlinear load condition. This scheme contains a fatal drawback, sensitivity against parameter variation and calculation time delay. This paper proposes a second order deadbeat controller, which fundamentally solves the calculation time delay problem and certainly guarantees the robustness of the parameter's variation. RLP(Repetitive Load Predictor) which predicts the load current ahead of two sampling time and FVR(Fundamental Voltage Regulator) which eliminates the fundamental errors of the output voltage are also proposed for the second order deadbeat controller to apply to UPS inverter systems. These are shown theoretically and practically through simulation and experiment.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 추계학술대회
• /
• pp.63-64
• /
• 2011

The inevitable calculation time delay of digital controller especially degrades the voltage control performance of three-phase UPS systems. This paper proposes time delay compensators based on the Smith-predictor for both voltage and current controllers of three-level NPC inverters. The PSIM-based simulation results show that the proposed controller with delay compensator gives improved voltage control performance with respect to time delay.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 B
• /
• pp.1056-1058
• /
• 2000

Deadbeat technique has been proposed as a digital controller for an UPS inverter to achieve the fast response to a load variation and to conserve a very low THD under a nonlinear load condition. This scheme contains a fatal drawback, sensitivity against parameter variation and calculation time delay. This paper proposes a second order deadbeat current controller, which fundamentally solves the calculation time delay problem and certainly guarantees the robustness of the parameter's variation. This is shown theoretically and practically through simulation and experiment.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1989년도 한국자동제어학술회의논문집; Seoul, Korea; 27-28 Oct. 1989
• /
• pp.918-923
• /
• 1989

This paper presents a stability condition for Astrom's minimal variance control(MVC) with mismatch of time delay for a SISO ARMAX model containing time delay. The proof of the condition presented here is based on the characteristic equation in the feedback system and its magnitude. This condition, from easy numerical calculation, is able to find the stability of the feedback system without knowing the real time delay.

• 전자공학회논문지C
• /
• 제36C권7호
• /
• pp.1-9
• /
• 1999

본 논문에서는 칩 내부 회로 연결선의 모형으로 많이 사용되는 RC-class 회로에 대하여 시뮬레이션을 수행하지 않고 지연 시간을 계산할 수 있는 해석적 3차 근사 기법을 제시한다. 본 논문에서 제시하는 3차 근사 기법은 기존의 2차 근사 기법에 비해 크지 않은 수행 시간을 필요로 하면서도 보다 정확한 결과를 보장한다. 이 해석적 3차 근사 기법은 일반적인 q 차 AWE(Asymptotic Waveform Evaluation)기법의 계산 결과와 비교해 허용 가능한 수준의 오차를 보장하며, 계산 시간의 단축과 함께 수치적으로 안정된 값을 제공한다. 제안하는 기법의 첫 알고리즘은 3차의 근사를 위해 8개의 모멘트를 필요로 하며, 보다 정확한 지연 시간의 근사가 가능하다. 둘째 알고리즘은 3차의 근사를 위해 6개의 모멘트를 필요로 하며, 첫 알고리즘보다 정확도는 뒤지나 빠른 근사가 가능하다.

• 전기학회논문지P
• /
• 제51권4호
• /
• pp.175-185
• /
• 2002

In this paper, a new fully digital current control method of UPS inverter, which is based on an internal model control, is proposed. In the proposed control system, overshoots and oscillations due to the computation time-delay are compensated by explicit incorporation of the time-delay in the current control loop transfer function. The internal model controller is adopted to a second order deadbeat reference-to-output response which means that its response reaches the reference in two sampling time including computational time-delays. That is, the average current of filter capacitor is been exactly equal to the reference current with a time lag of two sampling intervals. Therefore, this method has an essentially overshoot free reference-to-output response with a minimum possible rise time. The effectiveness of the proposed control system has been verified by the simulation and experimental respectively. From the simulation and experimental results, the proposed system is achieved the robust characteristics to the calculation time delay and parameter variation as well as very fast dynamic performance, thus it can be effectively applied to the power supply for the critical load.

• 한국통신학회논문지
• /
• 제29권10C호
• /
• pp.1370-1377
• /
• 2004

시간 지연이 있는 시스템에서의 최적 제어 이득은 시간 지연이 없는 시스템에서 설계된 최적 제어 이득과 지연 시간에 대하여 계산된 상태천이 함수의 곱의 형태로 나타난다. 따라서 시간 지연이 없는 시스템에 대하여 PID제어기의 영점들을 플랜트의 최대 극점에 근접하도록 가중치 요소 Q와 R을 선택하여 최적 제어 이득을 구하고, 시간 지연이 있는 2차 시스템에서의 상태천이 함수를 계산하여 시간 지연이 있는 시스템에서의 강인한 최적 PID 제어기 설계가 가능하도록 하였다.