• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.777-779
• /
• 2003

본 논문에서는 main gate와 side gate를 갖는 double gate MOSFET의 C-V 특성을 조사하였다. Main gate 전압을 -5V에서 ＋5V까지 변화시킴으로써 main gate 길이가 50nm이고, side gate 길이가 70nm인 MOSFET의 C-V 특성을 조사하였다. 또한, Main gate 길이가 50nm인 double gate MOSFET의 side gate의 길이를 40nm에서 90nm로 변화시키면서 C-V 곡선을 비교ㆍ분석하였다. Side gate 길이가 줄어들수록 전달컨덕턴스는 증가하고, 커패시턴스는 감소하는 경향을 나타내었다. 게이트 전압이 1.8V일 때, side gate의 영향으로 C-V곡선에 굴곡이 나타났으며, 소자의 특성 분석을 위해 ISE-TCAD를 사용하여 시뮬레이션 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.661-663
• /
• 2004

본 논문에서는 main gate와 side gate를 갖는 double gate MOSFET의 C-V 특성을 조사하기 위하여 side gate 길이와 side gate 전압을 변화시켜 조사하였다. Main gate 전압은 -5V에서 +5V까지 변화시켰으며, main gate 길이가 50nm, side gate 길이가 70nm, side gate 전압이 3V, drain 전압이 2V일때 우수한 C-V 특성을 얻었다. 이 때 소자의 특성 분석을 위해 ISE-TCAD를 사용하여 시뮬레이션 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 추계종합학술대회
• /
• pp.644-647
• /
• 2001

이 연구에서는 P-MOS 커패시터에 Co $u^{60}$-${\gamma}$선을 조사한 후 조사선량 및 산화막 두께에 따른 전하의 거동을 고찰하고자 1[MHz]의 고주파 신호에서 정전용량-전압(C-V) 특성 및 유전손실계수-전압(D-V)특성을 측정하였다. C-V 특성에서 플랫밴드 전압과 문턱전압을 구하여 이들 파라메타와 D-V 특성의 피크와의 관련성을 검토하였다. C-V 특성이 P-MOS 커패시터의 정상상태의 전하의 거동 및 계면 상태특성을 해석하기가 편리하고 D-V 특성은 C-V 특성보다 산화막 내부의 공간전하분포와 계면상태의 밑도 등을 더 명확하게 파악할 수 있으며 산화막내 캐리어의 전도철상에 관한 미시적 전하 거동의 고찰에도 편리함이 확인되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.284-284
• /
• 2012

본 연구에서는 다이오드 소자의 온도 증가에 따른 C-V 특성을 분석하였다. 180 kHz 주파수 조건에서 온도는 300 K에서 450 K까지 50 K 간격으로 가변하였다. 측정 결과 reverse bias 영역에서는 커패시턴스의 온도 의존성이 없었으나, forward bias 영역에서는 온도가 증가함에 따라 동일 전압에서의 커패시턴스가 증가하였다. 이로부터 온도가 증가 할수록 소자가 반전(inversion) 상태에서 축적(accumulation) 상태로 빨리 전환함을 확인하였으며, 1/C2-V 그래프로부터 온도 증가에 따른 전위장벽(Built-in potential, Vbi) 감소를 확인하였다. 전위장벽은 0.63 V에서 0.31 V로 온도 상승에 따라 약 0.1 V씩 감소하였다. 이는 energy band diagram에서 p-type 영역과 n-type 영역의 energy band 차가 감소해 공핍층 영역의 폭이 좁아짐을 의미한다. 공핍층의 두께 감소로 다이오드 전류의 급격한 증가뿐 아니라 위에서 언급한 바와 같은 C-V 특성을 보였다. 이번 연구에서는 기존의 보편화 된 I-V 측정을 통한 다이오드 소자 분석과는 달리 온도 변화에 따른 C-V 분석을 통해 소자 내부의 전위 장벽 및 공핍층 폭 감소에 따른 소자 특성 변화를 분석하였다.

• 한국결정성장학회지
• /
• 제7권3호
• /
• pp.487-493
• /
• 1997

SiC(4H) 결정에 Ti을 열증착하여 Ti/SiC(4H) 쇼트키(Schottky) 장벽 다이오드를 만들었다. SiC(4H)의 주개농도(donor concentration)는 전기용량-전압(C-V) 측정으로부터 $2.0{\times}10^{15}{\textrm}{cm}^{-3}$이었으며, 내부전위(built-in potential)는 0.65 V이었다. 전류-전압(I-V) 특성으로 부터 다이오드의 이상계수(ideally factor)는 1.07이었으며, 역방향 항복전장(breakdown field)은 약 $1.7{\times}10^3V/{\textrm}{cm}$이었다. 상온에서 $140^{\circ}C$까지 온도변화에 따라 측정된 포화전류로 부터 구한 전위장벽(potential barrier)은 0.91 V이었는데, 이는 C-V 특성으로 부터 구한 전위장벽과 거의 같았다.

• 전자공학회논문지D
• /
• 제35D권11호
• /
• pp.70-77
• /
• 1998

본 논문에서는 nickel/silicon carbide(Ni/SiC) 접합에 의한 Schottky 다이오드를 제작하고, 그 전기적 특성을 조사하였다. Ni/4H-SiC의 경우, 산화막 모서리 단락을 하였을 때 상온에서 973V의 역방향 항복전압이 측정되었으며 이는 모서리 단락되지 않은 Schottky 다이오드의 역방향 항복전압 430V에 비해 매우 높았다. Ni/6H-SiC Schottky 다이오드의 경우, 산화막으로 모서리 단락시켰을 때와 시키지 않았을 때의 역방향 항복전압은 각각, 920V와 160V 였다. 고온에서의 소자 특성도 매우 좋아서 Ni/4H-SiC Schottky 다이오드와 Ni/6H-SiC Schottky 다이오드 모두 300℃까지 전류 특성의 변화가 거의 없었으며 550℃에서도 양호한 정류 특성을 보였다. 상온에서의 Schottky barrier height와 이상인자(ideality factor) 및 specific on-resistance는 Ni/4H-SiC의 경우는 1.55eV, 1.3, 3.6×10/sup -2/Ω·㎠이었으며 Ni/6H-SiC Schottky 다이오드의 경우에 1.24eV, 1.2, 2.6×10/sup -2Ω·㎠/로 나타났다. 실험 결과 Ni/4H-SiC 및 Ni/6H-SiC Schottky 다이오드 모두 고온, 고전압 소자로서 우수한 특성을 나타냄이 입증되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.224.2-224.2
• /
• 2013

본 연구에서는 CIGS박막 태양전지의 온도 및 시간 인가에 따른 전기적 특성 변화를 분석하였다. 실험에서는 온도 스트레스를 $25^{\circ}C$, $50^{\circ}C$, $100^{\circ}C$, $150^{\circ}C$, $200^{\circ}C$에서 각각 10시간씩 인가한 후에 Dark I-V와 C-V측정을 통해 전기적 특성 변화를 분석하였다. $25^{\circ}C$일 때를 초기 온도로 하여 특성을 측정한 것과 온도별로 노출시킨 후에 측정한 것을 비교했을 때 소자의 효율은 $100^{\circ}C$에서 감소하기 시작하였고, 인가한 온도가 높을수록 점점 많이 감소하는 모습이 나타났다. 이와 비슷하게 I-V그래프와 C-V그래프의 모습도 초기 값과 비교해서 변화하는 모습이 나타났고, 온도가 높아질수록 점점 변화하는 양이 증가하였다. I-V그래프에서 Diode ideality factor는 온도변화에 따라 초기 값 대비 증가하는 모습이 나타났다. 온도에 노출되기 전보다 노출된 후에 current와 capacitance가 감소하는 경향을 보이는데, 이는 온도의 영향으로 인해 소자의 결함이 증가하여 전하들의 반응에 영향을 주었기 때문으로 판단된다.

• 한국진공학회지
• /
• 제5권4호
• /
• pp.333-340
• /
• 1996

Cu 확산방지막으로서의 Tin의 특성을 면저항 특정, X선 회절 분석, SEM, AES, capacitance-voltage(C-V) 측정에 의하여 평가하고, Cu의 확산을 민감하게 알아내는 정도를 특성 평가 방법간에 비교하였다. 여러 가지 증착방법에 의하여 Cu/TiN/Ti/SiO2/Si 구조의 다층 박막시편을 제작하였으며, 이 시편을 10% H2/90% Ar분위기, 열처리 온도 500~$800{\circ}C$ 범위에서 2시간 동안 열처리하였다. TiN의 Cu 확산방지 효과가 소멸된 경우 Cu 박막 표면에서 불규칙한 모양의 spot을 관찰할 수 있었으며 outdiffusion된 Si를 검출할 수 있었다. MOS capacitor의 C-V 특성은 열처리 온도에 따라 급격하게 변화하였다. C-V 측정에서 inversion capacitance는 열처리 온도 500~$700^{\circ}C$범위에서 열처리 온도가 높아질수록 감소하다가 $800^{\circ}C$에서 크게 증가하였으며, 이러한 특성의 변화는 TiN을 통해서 $SiO_2$와 Si내로 확산된 Cu에 의하여 발생되는 것으로 생각된다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.447-455
• /
• 2014

본 연구에서는 4H-SiC MOSFET의 주요 문제점인 $SiC/SiO_2$ 계면의 특성을 향상시키기 위해 PECVD (plasma enhanced chemical vapor deposition) 공정을 이용하여 n-based 4H-SiC MOS Capacitor를 제작하였다. 건식 산화 공정의 낮은 성장속도, 높은 계면포획 밀도와 $SiO_2$의 낮은 항복전계 등의 문제를 극복하기 위하여 PECVD와 NO어닐링 공정을 사용하여 MOS Capacitor를 제작하였다. 제작이 끝난 후, MOS Capacitor의 계면특성을 hi-lo C-V 측정, I-V 측정 및 SIMS를 이용해 측정하고 평가하였다. 계면의 특성을 건식 산화의 경우와 비교한 결과 20% 감소한 평탄대 전압 변화, 25% 감소한 $SiO_2$ 유효 전하 밀도, 8MV/cm의 증가한 $SiO_2$ 항복전계 및 1.57eV의 유효 에너지 장벽 높이, 전도대 아래로 0.375~0.495eV만큼 떨어져 있는 에너지 영역에서 69.05% 감소한 계면 포획 농도를 확인함으로써 향상된 계면 및 산화막 특성을 얻을 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.298-298
• /
• 2012

본 연구에서는 Bias Temperature Stress (BTS) 측정을 통한 다층세라믹커패시터(Multi-Layer Ceramic Capacitor, MLCC) 소자 분석에 대한 연구를 진행하였다. BTS 분석은 소자 내부에 존재하는 Na+, K+ 등의 mobile charge 검출을 위한 방법으로 positive bias와 negative bias stress에 따른 C-V 특성 곡선으로부터 mobile charge의 정량적 해석이 가능하다. 실험 결과 positive bias stress 후의 C-V 특성 곡선이 stress 전 C-V 특성 곡선과 비교해 negative bias 영역으로 0.0376 V 만큼 shift 하였다. 또한 수식(QM = $Cox{\cdot}{\triangle}V$)으로부터 $1.7{\times}1,011$개의 mobile charge가 존재함을 확인하였다. 본 연구는 MLCC 소자 내의 금속 오염물 존재 여부에 따른 소자의 전기적 특성 변화 분석을 위해 진행되었으며, BTS 분석은 반도체 소자 뿐 아니라 본 연구에서와 같이 커패시터 소자의 결함 여부 판단에도 이용 가능함을 확인하였다.