• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.9-14
• /
• 2005

본 논문에서는bulk dynamic threshold voltage MOSFET(B-DTMOS)와 bulk MOSFET(B-MOS)에서 hot carrier 현상으로 인한 RF 성능 저하를 비교하였다. Normal 및 moderate 모드에서 B-DTMOS의 차단주파수 및 최소잡음지수의 열화가 B-MOS 소자 보다 심하지 않음을 알 수 있었다. 실험 견과로부터 hot carrier에 의한 RF 성능 저하가 DC 특성 열화 보다 심함을 알 수 있었다. 그리고 처음으로 hot carrier 현상으로 인한 B-DTMOS 소자의 RF 전력 특성 저하를 측정하였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.33-39
• /
• 2006

나노 스케일 벌크 MOSFET의 RF 비선형 특성을 넓은 bias영역에 걸쳐 정확히 예측하기 위하여 내된 비선형 요소들을 가진 엠피리컬 비선형 모델이 새롭게 구축되었다. 먼저, 나노 스케일 벌크 MOSFET에 적합한 파라미터 추출방법을 사용하여 측정된 S-파라미터로부터 bias 종속 내부 파라미터 곡선을 추출하였다. 그 후에 비선형 캐패시턴스 및 전류원 방정식들은 추출된 bias 종속 곡선들과 3차원 fitting함으로서 엠피리컬하게 구하여졌다. 이와 같이 모델된 S-파라미터는 60nm MOSFET의 측정치와 20GHz 까지 아주 잘 일치하였으며, 이는 엠피리컬 나노 MOSFET 모델의 정확도를 증명한다

• 전자공학회논문지D
• /
• 제35D권11호
• /
• pp.62-69
• /
• 1998

Hot carrier 스트레스후의 RF-nMOSFET의 DC 및 RF 특성열화를 분석하기 위해 기존의 열화 모델을 적용하였다. 드레인전류 열화보다 차단주파수 열화가 심하였으며 RF-nMOSFET의 열화변화율 n과 열화변수 m은 기존의 bulk MOSFET의 것과 같았다. Multi-finger 게이트 소자에서 finger수가 많을수록 열화가 적게 된 것은 큰 소스/드레인의 저항과 포화전압에 의한 것임을 알 수 있었다. 스트레스의 후의 RF성능 저하는 g/sub m/과 C/sub gd/의 감소와 g/sub ds/의 증가에 의한 것임을 알 수 있었다. 기판전류를 측정하므로 RF소자의 DC 및 RF특성 열화를 예견할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.17-23
• /
• 2010

본 논문에서는 단 채널 bulk-type MOSFET의 문턱전압의 표현식을 해석적으로 도출하는 모텔을 제시하였다 게이트 절연층 내에서는 2차원 Laplace 방정식을, silicon body 내 공핍층에서는 2차원 Poisson 방정식을 Fourier 계수 방법을 이용하여 풀어냈으며, 이로부터 채날 표면전위의 최소치를 도출하고 문턱 전압 표현 식을 도출하였다. 도출된 문턱전압 표현식을 모의 실험한 결과, 소자의 각종 parameter와 bias 전압에 대한 의존성을 비교적 정확히 도출할 수 있음을 확인할 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.500-510
• /
• 2013

In this paper, a high-sensitivity low power photodetector using double gate (DG) MOSFET is proposed for the first time using change in subthreshold current under illumination as the sensitivity parameter. An analytical model for optically controlled double gate (DG) MOSFET under illumination is developed to demonstrate that it can be used as high sensitivity photodetector and simulation results are used to validate the analytical results. Sensitivity of the device is compared with conventional bulk MOSFET and results show that DG MOSFET has higher sensitivity over bulk MOSFET due to much lower dark current obtained in DG MOSFET because of its effective gate control. Impact of the silicon film thickness and gate stack engineering is also studied on sensitivity.

• 융합정보논문지
• /
• 제11권11호
• /
• pp.159-165
• /
• 2021

본 삼차원 선택적 산화를 이용하여 20 nm 수준의 핀 폭과 점진적으로 증가된 소스/드레인 확장 영역을 갖는 핀 채널을 벌크 실리콘 기판에 제작하였다. 제안된 기법을 이용하여 삼차원 소자를 제작하기 위한 공정기법 및 단계를 상세히 설명하였다. 삼차원 소자 시뮬레이션을 통해, 제안된 소자의 주요 특징과 특성을 기존 FinFET 및 벌크 FinFET 소자와 비교하였다. 제안된 삼차원 선택적 산화 방식의 핀 채널 MOSFET는 기존의 소자들과 비교하여 더 큰 구동 전류, 더 높은 선형 트랜스컨덕턴스, 더 낮은 직렬 저항을 가지며, 거의 유사한 수준의 소형화 특성을 보이는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.62-66
• /
• 2011

본 연구에서는 측정된 S-파라미터를 사용하여 드레인-소스 전압 Vds에 무관한 게이트-소스 overlap 캐패시턴스를 추출하고, 이를 바탕으로 deep-submicron MOSFET의 Vds 종속 게이트-벌크 캐패시턴스 곡선을 추출하는 RF 방법이 새롭게 개발 되었다. 추출된 캐패시턴스 값들을 사용한 등가회로 모델과 측정된 데이터가 잘 일치하는 것을 관찰함으로써 추출방법의 정확도가 검증되었다. 추출된 데이터로부터 overlap과 depletion 길이의 Vds 종속 곡선이 얻어졌으며, 이를 통해 drain 영역의 채널 도핑 분포를 실험적으로 측정하였다.

• 전자공학회논문지
• /
• 제50권9호
• /
• pp.55-59
• /
• 2013

Sub-$0.1{\mu}m$로 스케일이 감소함에 따라 기생 저항 효과가 크게 발생되는 dc Ids 측정 데이터 없이 측정 S-파라미터로부터 얻어진 RF Ids를 사용하여 벌크 MOSFET의 포화영역에서 게이트 전압 종속 유효 캐리어 속도를 추출하는 새로운 방법이 개발되었다. 이 방법은 바이어스 종속 기생 게이트-소스 캐패시턴스와 유효 채널 길이의 복잡한 추출 없이 포화영역의 유효 캐리어 속도를 추출할 수 있게 한다. 이러한 RF 기술을 사용하여 벌크 포화 속도를 초과하는 전자 속도 overshoot 현상이 $0.065{\mu}m$ 게이트 길이의 벌크 N-MOSFET에서 관찰되었다.

• 센서학회지
• /
• 제14권6호
• /
• pp.387-394
• /
• 2005

In order to design SOI CMOS image sensors, SOI MOSFET model parameters were extracted using the equation of bulk MOSFET model parameters and were optimized using SPICE level 2. Simulated I-V characteristics of the SOI NMOSFET using the extracted model parameters were compared to the experimental I-V characteristics of the fabricated SOI NMOSFET. The simulation results agreed well with experimental results. A unit pixel for SOI CMOS image sensors was designed and was simulated for the PPS, APS, and logarithmic circuit using the extracted model parameters. In these CMOS image sensors, a nano-wire MOSFET photodetector was used. The output voltage levels of the PPS and APS are well-defined as the photocurrent varied. It is confirmed that SOI CMOS image sensors are faster than bulk CMOS image sensors.

• 한국전기전자재료학회논문지
• /
• 제20권6호
• /
• pp.491-495
• /
• 2007

This paper has demonstrated the electrical properties of SiGe pMOSFETs fabricated on both bulk-Si and PD SOI substrates. Two principal merits, the mobility increase in strained-SiGe channel and the parasitic capacitance reduction of SOI isolation, resulted in improvements in device performance. It was observed that the SiGe PD SOI could alleviate the floating body effect, and consequently DIBL was as low as 10 mV/V. The cut-off frequency of device fabricated on PD SOI substrate was roughly doubled in comparison with SiGe bulk: from 6.7 GHz to 11.3 GHz. These experimental result suggests that the SiGe PD SOI pMOSFET is a promising option to drive CMOS to enhance performance with its increased operation frequency for high speed and low noise applications.