• 제목/요약/키워드: Built in Self Test

검색결과 147건 처리시간 0.028초

ASIC의 BIST 할당을 위한 효과적인 BILBO 설계 (Design on the efficient BILBO for BIST allocation of ASIC)

  • 이강현
    • 전자공학회논문지C
    • /
    • 제34C권9호
    • /
    • pp.53-60
    • /
    • 1997
  • In this paper, an efficient BILBO(named EBILBO) is proposed for batch testing application when a BIST (built-in self test) circuit is implemented on ASIC. In a large and complex circuit, the proposed algorithm of batch testing has one pin-count that can easily control 4 test modes in the normal speed of circuit operation. For the implementation of the BIST cifcuit, the test patern needed is generated by PRTPG(pseudo-random test pattern generator) and the ouput is observed by proposed algorithm is easily modified, such as the modelling of test pattern genration, signature EBILBO area and performance of the implemented BIST are evaluated using ISCAS89 benchmark circuits. As a resutl, in a circuit above 600 gates, it is confirmed that test patterns are genrated flexibly about 500K as EBILBO area is 59%, and the range of fault coverage is from 88.3% to 100%. And the optimized operation frequency of EBILBO designed and the area are 50MHz and 150K respectively. On the BIST circit of the proposed batch testing, the test mode of EBILBO is able to execute as realtime that has te number of s$\^$+/n$\^$+/(2s/2p-1) clocks simultaneously with the normal mode of circuit operation. Also the proposed algorithm is made of the library with VHDL coding thus, it will be widely applied to DFT (design for testability) that satisfies the design and test field.

  • PDF

저전력 BIST를 위한 테스트 스케줄링 (Test Scheduling for Low Power BIST)

  • 배재성;손윤식;정정화
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 춘계학술발표논문집 (상)
    • /
    • pp.635-638
    • /
    • 2002
  • BIST(Built-In Self-Test)를 이용한 테스트 방식은 정상 동작 모드인 회로에 비해 테스트 모드에서 보다 많은 스위칭이 발생하고, 과도한 전력 소모에 의해 회로가 손상을 받을 수 있는 문제점을 갖고 있다. 본 논문은 test-per-clock BIST 구조에서 전력이 제한되어 있을 때 테스트 적용 시간과 총 에너지 소비를 최소화하기 위한 테스트 스케줄링 알고리즘을 제안한다. 제안된 방법은 테스트 세션을 구성함에 있어 각 세션에 포함되는 각 블록의 테스트 시작 시간을 동적으로 결정하여 기존의 알고리즘에 비하여 전력 소모와 전체 테스트 시간을 줄일 수 있다.

  • PDF

NAND Flash Memory Pattern Test를 위한 PMBIST (PMBIST for NAND Flash Memory Pattern Test)

  • 김태환;장훈
    • 전자공학회논문지
    • /
    • 제51권1호
    • /
    • pp.79-89
    • /
    • 2014
  • 최근 새롭게 보급되는 휴대기기(스마트폰, 울트라북, 태블릿 PC)로 인하여 고용량과 빠른 속도를 원하는 소비자가 증가하고 있다. 이에 따라 Flash Memory의 수요도 지속적으로 증가하고 있다. Flash Memory는 NAND형과 NOR형으로 구분되어 있다. NAND형 Flash Memory는 NOR형 Flash Memory에 비해 속도는 느리지만 가격이 저렴하다. 그렇기 때문에 NAND형 Flash Memory는 Mobile 시장에서 많이 사용되어지고 있다. 그래서 Flash Memory Test를 위한 Fault 검출은 메우 중요하다. 본 논문에서는 Fault 검출 향상을 위한 NAND형 Flash Memory의 Pattern Test를 위한 PMBIST를 제안한다.

치과기공사의 스트레스 연구 (A study on Dental Technicians stress)

  • 이희경
    • 대한치과기공학회지
    • /
    • 제16권1호
    • /
    • pp.105-113
    • /
    • 1994
  • This study attempted to find out how much stress Dental Technicians of working in Dental Laboratory have built up in the midst of their daily lives are according to their sex, age, duration of work and their kinds of positions. After self-administered questionnaire were distributed by direct to 230 technicians samplely selected from dental laboratories in Seoul and Pusan of whom 163 technicians responded from october 1 through october 13, 1994. Analysis of the data was processed by t-test, $X^2$-test, ANOVA. This results are as follows. 1. Levels of Stress of the total 163 respondents by sex is not higher among male than female(p>.05). 2. Levels of stress - 36.2%(74 Dental technicians) of all Dental technicians were in stress on the whole and 9.2%(15 Dental technicians) of them were in a serious situation by accumulated stress. 3. Realization of stress - 10.1%(16 Dental technicians) of the dental technicians and 89.9%(143 Dental technicians) were found out to be in a dangerous sign or in a situation by accumulated stress. Further studies which a big size and a delicate method of measuring their general characteristics are needed.

  • PDF

자기 동조형 퍼지 슬라이딩 모드 제어를 이용한 유압 굴삭기의 제어 (Control of Hydraulic Excavator Using Self Tuning Fuzzy Sliding Mode Control)

  • 김동식;김동원;박귀태;서삼준
    • 제어로봇시스템학회논문지
    • /
    • 제11권2호
    • /
    • pp.160-166
    • /
    • 2005
  • In this paper, to overcome drawbacks of FLC a self tuning fuzzy sliding mode controller is proposed, which controls the position of excavator's attachment, which can be regarded as an ill-defined system. It is reported that fuzzy logic theory is especially useful in the control of ill-defined system. It is important in the design of a FLC to derive control rules in which the system's dynamic characteristics are taken into account. Control rules are usually established using trial and error methods. However, in the case where the dynamic characteristics vary with operating conditions, as in the operation of excavator attachment, it is difficult to find out control rules in which all the working condition parameters are considered. Experiments are carried out on a test bed which is built around a commercial Hyundai HX-60W hydraulic excavator. The experimental results show that both alleviation of chattering and performance are achieved. Fuzzy rules are easily obtained by using the proposed method and good performance in the following the desired trajectory is achieved. In summary, the proposed controller is very effective control method for the position control of the excavator's attachment.

재구성 가능한 시스템 칩 테스트 제어기술의 개발 (Development of Simple Reconfigurable Access Mechanism for SoC Testing)

  • 김태식;민병우;박성주
    • 대한전자공학회논문지SD
    • /
    • 제41권8호
    • /
    • pp.9-16
    • /
    • 2004
  • 여러 개의 IP 코아로 구성된 SoC(System-on-a-Chip)를 위해, 테스트 래퍼와 스캔 체인의 다양한 연결구성이 가능한 테스트 기술이 제안되고 있다. 본 논문에서는, 테스트 래퍼와 스캔 체인을 효과적으로 재구성하며 테스트 할 수 있는 새로운 SoC 테스트 접근 기법을 소개한다. IEEE 1149.1 및 P1500 기반의 테스트 래퍼를 위해 테스트 래퍼 제어기인 WCLM(Wrapped Core Linking Module)과, WCLM과 맞물려 코아 내부의 스캔 체인에 효과적으로 접근 가능한 TAM(Test Access Mechnism) 구조를 제안한다.

Experimental and finite element studies of special-shape arch bridge for self-balance

  • Lu, Pengzhen;Zhao, Renda;Zhang, Junping
    • Structural Engineering and Mechanics
    • /
    • 제35권1호
    • /
    • pp.37-52
    • /
    • 2010
  • Special-shape arch bridge for self-balance (SBSSAB) in Zhongshan City is a kind of new fashioned spatial combined arch bridge composed of inclined steel arch ribs, curved steel box girder and inclined suspenders, and the mechanical behavior of the SBSSAB is particularly complicated. The SBSSAB is aesthetic in appearance, and design of the SBSSAB is artful and particular. In order to roundly investigate the mechanical behavior of the SBSSAB, 3-D finite element models for spatial member and shell were established to analyze the mechanical properties of the SBSSAB using ANSYS. Finite element analyses were conducted under several main loading cases, moreover deformation and strain values for control section of the SBSSAB under several main loading cases were proposed. To ensure the safety and rationality for optimal design of the SBSSAB and also to verify the reliability of its design and calculation theories, the 1/10 scale model tests were carried out. The measured results include the load checking calculation, lane loading and crowd load, and dead load. A good agreement is achieved between the experimental and analytical results. Both experimental and analytical results have shown that the SBSSAB is in the elastic state under the planned test loads, which indicates that the SBSSAB has an adequate load-capacity. The calibrated finite-element model that reflects the as-built conditions can be used as a baseline for health monitoring and future maintenance of the SBSSAB.

고집적 메모리의 고장 및 결함 위치검출 가능한 BIST/BICS 회로의 설계 (A design of BIST/BICS circuits for detection of fault and defect and their locations in VLSI memories)

  • 김대익;배성환;전병실
    • 한국통신학회논문지
    • /
    • 제22권10호
    • /
    • pp.2123-2135
    • /
    • 1997
  • 고집적 SRAM을 구성하고 있는 일반적인 메모리 셀을 이용하여 저항성 단락을 MOSFET의 게이트-소오스, 게이트-드레인, 소오스-드레인에 적용시키고, 각 단자에서 발생 가능한 개방 결함을 고려하여 그 영향에 따른 메모리의 자장노드의 전압과 VDD에서의 정전류를 PSPICE 프로그램으로 분석하였다. 해석 결과를 고려하여 메모리의 기능성과 신뢰성을 향상시키기 위해 기능 테스트와 IDDQ 테스트에 동시에 적용할 수 있는 O(N)의 복잡도를 갖는 테스트 알고리즘을 제안하였다. 테스트의 질과 효율을 좀 더 향상시키기 위해 메모리에서 발생되는 고장을 검출하는 BIST 회로와 정전류의 비정상적인 전류의 흐름을 발생시키는 결함을 검출하는 BICS를 설계하였다. 또한 구현한 BIST/BICS 회로는 고장 메모리의 수리를 위해 고장 및 결함의 위치를 검출할 수 있다.

  • PDF

입력 매칭 측정을 이용한 RF Front End의 새로운 결함 검사 방법 (Novel Defect Testing of RF Front End Using Input Matching Measurement)

  • 류지열;노석호
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 추계종합학술대회
    • /
    • pp.818-823
    • /
    • 2003
  • 본 논문에서는 입력 매칭(input matching) BIST(Built-In Self-Test) 회로를 이용한 RF font end의 새로운 결함 검사방법을 제안한다. BIST 회로를 가진 RF front end는 1.8GHz LNA(Low Noise Amplifier: 저 잡음 증폭기)와 이중 대칭 구조의 Gilbert 셀 믹서로 구성되어 있으며, TSMC 0.25$\mu\textrm{m}$ CMOS 기술을 이용하여 설계되었다. catastrophic 결함 및 parametric 변동을 가진 RF front end와 결함을 갖지 않은 RF front end를 판별하기 위해 RF front end의 입력 전압 특성을 조사하였다. 본 방법에서는 DUT(Device Under Test: 검사대상이 되는 소자)와 BIST 회로가 동일한 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전자계와 고주파 전압 발생기만이 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 RF front end가 차지하는 전체면적의 약 10%에 불과하다. 본 논문에서 제안하는 검사기술을 이용하여 시뮬레이션해 본 결과 catastrophic 결함에 대해서는 100%, parametric 변동에 대해서는 약 79%의 결함을 검출할 수 있었다.

  • PDF

Brief description of the Design and Construction of the Burj Dubai Project, Dubai, UAE.

  • Abdelrazaq Ahmad K.
    • 한국콘크리트학회:학술대회논문집
    • /
    • 한국콘크리트학회 2005년도 봄학술 발표회 논문집(I)
    • /
    • pp.9-14
    • /
    • 2005
  • The Burj Dubai Project will be the tallest structure ever built by man; when completed the tower will be more than 700 meter tall and more than 160 floors. The early integration of aerodynamic shaping and wind engineering considerations played a major role in the architectural massing and design of this residential tower, where mitigating and taming the dynamic wind effects was one of the most important design criteria. This paper presents a brief overview of the structural system development and considerations of the tower and discusses the construction planning of the key structural components of the tower.

  • PDF