Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)
- 2002.04a
- /
- Pages.635-638
- /
- 2002
- /
- 2005-0011(pISSN)
- /
- 2671-7298(eISSN)
Test Scheduling for Low Power BIST
저전력 BIST를 위한 테스트 스케줄링
- Bae, Jae-Sung (Dept. of Electronic Engineering, Han-Yang University) ;
- Son, Yoon-Sik (Dept. of Electronic Engineering, Han-Yang University) ;
-
Chong, Jong-Wha
(Dept. of Information & Communication, Han-Yang University)
- Published : 2002.04.12
Abstract
BIST(Built-In Self-Test)를 이용한 테스트 방식은 정상 동작 모드인 회로에 비해 테스트 모드에서 보다 많은 스위칭이 발생하고, 과도한 전력 소모에 의해 회로가 손상을 받을 수 있는 문제점을 갖고 있다. 본 논문은 test-per-clock BIST 구조에서 전력이 제한되어 있을 때 테스트 적용 시간과 총 에너지 소비를 최소화하기 위한 테스트 스케줄링 알고리즘을 제안한다. 제안된 방법은 테스트 세션을 구성함에 있어 각 세션에 포함되는 각 블록의 테스트 시작 시간을 동적으로 결정하여 기존의 알고리즘에 비하여 전력 소모와 전체 테스트 시간을 줄일 수 있다.
Keywords