• 사물인터넷융복합논문지
• /
• 제6권1호
• /
• pp.97-102
• /
• 2020

사물인터넷 환경에서 다중 객체의 스위치 제어는 고전압을 구동하기 위해 레벨 시프터가 있는 여러 솔리드 스테이트 구조로써 낮은 ON 저항과 양방향 릴레이 MOS 스위치를 통합했으며 외부 직렬 논리 제어에 의해 독립적으로 제어되어야 한다. 이 장치는 의료용 초음파 이미지 시스템, 잉크젯 프린터 제어 등의 IoT 기기뿐만 아니라, 켈빈 4 단자 측정을 사용한 PCB 개방 / 단락 및 누출 테스트 시스템과 같은 저전압 제어 신호에 의한 고전압 스위칭 제어가 필요한 응용 제품에 사용하도록 설계되었다. 이 논문에서는 FPGA (Field Programmable Gate Array) 테스트 패턴 생성을 사용한 아날로그 스위치 제어 블록의 구현 및 검증에 대하여 고찰하였다. 각 블록은 Verilog 하드웨어 설명 언어를 사용하여 구현된 후 Modelsim에 의해 시뮬레이션 되고 FPGA 보드에서 프로토타입화 되어 적용되었다. 제안된 아키텍처는 IoT 환경에서 여러개의 개체들을 동시에 제어하여야 하는 분야에 적용할 수 있으며 유사 형태의 IC를 테스트하기 위해 제안된 패턴 생성 방법을 적용할 수 있다.

• 융합신호처리학회논문지
• /
• 제9권4호
• /
• pp.321-328
• /
• 2008

본 논문에서는 차세대 정지영상 압축 표준 JPEG2000 CODEC의 Wavelet 변환부와 양자화기의 하드웨어 구조를 제안하고 선계하였다. 본 논문의 칼라 2-D DWT 프로세서는 JPEG 2000 Hard-wired Encoder에 적용하기 위해 제안하였다. JPEG 2000DWT(Discrete Wavelet Transform)에서는 Daubechies 9/7 filter를 사용하였고 2-B DWT의 변환과 복원과정에서의 오차가 ${\pm}1$LSB 이내로 들어갈 수 있게 설계하였다. 기존에 설계되었던 filter의 하드웨어 구조에서 하드웨어 복잡도를 높이는 곱셈기를 사용하지 않고 shift-and-adder 구조를 사용하였다. 이것은 DWT 변환에서 가장 많은 연산을 차지하는 filter의 동작 속도를 향상시킬 수 있으며 하드웨어 복잡도도 낮출 수 있다. 본 시스템은 표준화된 하드웨어 설계 언어인 Verilog-HDL을 사용하여 설계하였고, Synopsys사의 Design Analyzer와 TSMC $0.25{\mu}m$ ASIC Library를 사용하여 검증하였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권1호
• /
• pp.1-9
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).

• 한국멀티미디어학회논문지
• /
• 제7권10호
• /
• pp.1452-1463
• /
• 2004

양방향 방송 서비스로의 전환을 맞아 다양한 사용자 요구 및 기호에 적합한 컨텐츠를 제공하고, 증가하는 방송 컨텐츠를 효율적으로 관리, 이용하기 위해 비디오의 자동 에 대한 요구가 증가하고 있다. 본 논문에서는 내용 구성이 잘 갖추어진 어학 교육 비디오의 자동 에 대한 방법을 제안한다. 내용 기반을 자동으로 생성하기 위해 먼저 디지털 비디오로부터 샷 경계를 검출한 후, 각 샷을 대표하는 키프레임으로부터 비주얼 특징들을 추출한다. 그리고 추출된 다중 비주얼 특징을 이용해 어학 교육 비디오의 세분화된 내용 정보를 결정한다. 마지막으로, 결정된 내용 정보를 기술하는 요약문을 MPEG-7 MDS(Multimedia Description cheme)에 정의된 계층적 (Hierarchical Summary) 구조에 맞추어 XML 문서로 생성한다. 외국어 회화 비디오에 대해 실험하여 제안한 자동 방법의 효율성을 검증하였으며, 제안한 방법이 교육 방송용 컨텐츠의 다양한 서비스 제공 및 관리를 위한 비디오 요약 시스템에 효율적으로 적용 가능함을 확인하였다.

• 한국실내디자인학회논문집
• /
• 제14권5호
• /
• pp.254-261
• /
• 2005

This paper presents an attempt to develop a visual programming language-based 3D virtual reality authoring tool intended to compose virtual interior space. The rapid development of digital technology and the wide spread of the Intenet have expanded the different uses of virtual reality in a number of applications ranging from interior design to building maintenance. In particular, the construction of cyber spaces based on existing interior spaces is becoming increasingly important. Current research, however, remains at the level of converting 3D models into virtual reality models, despite practitioners' needs for structural space models. Moreover, commercial tools to build virtual reality space have the disadvantage of targeting people who have professional knowledge of computer programs and computer graphics. Accordingly, the 3D virtual reality authoring tool developed in this research - called the VESL system - enables virtual and structural space to be easily composed using intuitive and interactive visual interfaces, which are based on visual programming techniques. The VESL system also provides an XML based semantic description of interior space, to be used to describe interior space information. We anticipate that the virtual reality spaces composed by this system will be of considerable use in the fields of architecture and interior design. Further research issues identified at the end of the research include developing a converter/filter for transforming Internet virtual reality standard language, or VRML, and evaluating the application of the system for practical use.

• 한국실내디자인학회논문집
• /
• 제22권2호
• /
• pp.68-80
• /
• 2013

This study is about expressive aspects of subversive mimesis found in architectural design under 2nd Modernity. Architectural works under 2nd Modernity are described based on pseudo-scientific positivism and philosophical ontology of Deleuze. However, subversiveness found in works of arts by architects such as Rem Koolhaas present a few complexities to relay on such a description. This is about 'subversiveness' which absorbs the positive and negative factors of modernity which has been multi-layered as 'cultural capital'. This study aims to identify meta-phenomenon as well as the specific correlations between expression and purposes of any work of art that is presented in the form of subversiveness. To achieve this aim, this study approached with the concepts of appropriation and detournment based on Adorno's subversive mimesis concept. Meta-phenomena of architectural design methods occur from relations of three, which are social reality, artist, and work of art. This was connected to productivity of mimesis practice of self-reference and self-examination, which was then, summed up from the perspectives of appropriation in pure arts and d$\acute{e}$tournment of situationalists. Based on this work, subversive expressive characteristics of architecture under 2nd Modernity were framed from the perspectives of the absorption of cultural capital, reflection and negation, autonomy, instrumentality, and meta properties. In this way, this study found that Adorno's subversiveness should be effective for creative and methodological systemization in terms of interpretation of cognition, practice, and effect after materialization.

• 대한전자공학회논문지SP
• /
• 제37권1호
• /
• pp.59-68
• /
• 2000

본 논문은 2차원 DWT 계산을 위한 효율적인 VLSI 구조를 제안한다 제안한 두 개의 구조는 $M{\times}N$ ($N{\times}M$) 블록 단위로 2 D DWT를 계산한다 각각의 블록에서 2 D DWT의 계산은 행 (열) 방향으로 동시에 계산한다 M은 필터 탭 수를 나타내고 N은 열 (행)을 나타낸다 그리고 행과 열 방향으로 1차원 DWT를 계산할 때 저주파와 고주파 성분을 하나의 구조에서 번갈아 계산하도록 하였다 그러므로 제안한 구조는 기존의 구조에 비해 부가적인 처리 유닛이 적게 필요하다 VHDL를 이용하여 모델링하고 시뮬레이션하여 제안한 구조가 정상적으로 동작함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.781-788
• /
• 2017

본 논문에서는 여러 디지털 신호의 크기를 비교하기 위한 알고리즘 및 디지털 회로를 제안한다. 제안하고자 하는 알고리즘은 여러 입력을 동시에 비교한 후에 간단한 디지털 논리 함수를 이용하여 그 입력들 중에서 가장 큰 값(혹은 가장 작은 값)을 검출하는 방법을 제공할 수 있다. 이 방식의 단점은 하드웨어 자원이 증가하는 것인데, 이를 위해 중복된 논리동작을 재사용하는 방법을 제안한다. 제안하고자 하는 방식은 회로 속도의 증가, 즉 지연시간의 감소에 초점을 맞추었다. 제안한 비교 알고리즘은 HDL로 구현한 후에 Altera사의 Cyclone III EP3C40F324A7 FPGA 환경에서 실험하였다. 4입력의 경우에 1.20배의 하드웨어 자원을 사용하면서 1.66배 만큼 동작 속도를 증가시킬 수 있다. 또한 8입력의 경우에는 2.15배의 하드웨어 자원을 사용하면서 2.29배로 동작 속도를 증가시킬 수 있다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제13권2호
• /
• pp.23-29
• /
• 2007

본 논문은 증강현실 기반 제품 디자인환경에서 전자 제품의 프로토타이핑 (prototyping)을 제작을 위한 저작 도구를 제안한다. 이 저작도구는 하드웨어에 관한 전문적인 지식이 없는 일반 저작자를 위한 것이다. 제안된 저작도구는 시/청/촉각 피드백 각각에 대한 저작을 동일 플랫폼에서 할 수 있는 환경을 제공하여 실질적인 제품 디자인이 가능하게 한다. 뿐만 아니라 모듈 각각에 대한 추상화된 속성 명시파일을 통해 사용자 인터페이스 재구성이 가능하여 특정 플랫폼에 독립적 구조가 가능하고 잦은 하드웨어 변경에 유연하게 대처할 수 있도록 한다. 마지막으로 제안된 사용자 인터페이스는 GUI 및 TUI 기반 저작 방법의 장점을 취합하여 GUI를 이용한 정밀한 조작과 TUI를 이용한 직관적인 저작이 가능하도록 한다. 제안된 저작 방법들은 전자 제품 프로토타이핑 저작뿐만 아니라 다감각 피드백을 사용할 수 있는 전시, 에듀테인먼트 콘텐츠와 같은 증강현실 응용프로그램의 저작의 경우에도 응용될 수 있다. 향후 연구로써 제안된 저작도구의 정량/정성적인 사용성 평가가 수행되어야 한다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.50-56
• /
• 2016

이 논문은 UHD 영상을 지원하는 멀티 디코더 용 인트라 예측 회로의 구조와 설계를 제안하고 있다. 제안된 회로는 가장 최신의 비디오 압축 표준인 HEVC뿐만 아니라 H.264도 지원한다. 이 회로는 기본적인 인트라 예측 기능이외에 추가적으로 H.264 표준에 정의되어 있는 참조 샘플 필터 연산과 HEVC 표준에 정의되어 있는 약한 참조 샘플 필터 및 강한 참조 샘플 필터 연산을 처리하는 기능도 갖고 있다. 공통적인 연산부와 내부 저장소를 공유함으로써 회로의 크기를 감소시켰으며, 병렬 연산을 통하여 성능을 향상시켰다. 제안된 회로는 Verilog HDL(Hardware Description Language)을 이용하여 RTL(Register Transfer Level)로 기술하였으며, Cadence의 NC-Verilog를 이용하여 기능을 검증하였다. RTL 회로를 Synopsys의 Design Compiler 및 130nm 표준 셀 라이브러리를 이용하여 합성하였다. 합성된 게이트 수준 회로는 69,694개의 게이트로 구성되며, 최대 동작주파수 157MHz에서 4K-UHD HEVC 영상을 초당 100 ~ 280 프레임의 속도로 처리한다.