• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.05a
• /
• pp.405-408
• /
• 1998

In this paper, We analyzed the current-voltage characteristics with n-type silicon substrates concentration and temperature variations (Room temperature, 5$0^{\circ}C$, 75$^{\circ}C$) in platinum silicide and silicon junction. Measurement electrical parameters are forward turn-on voltage, reverse breakdown voltage, barrier height, saturation current, ideality factor, dynamic resistance acceding to junction concentration of substrates and temperature variations. As a result, the forward turn-on voltage, reverse breakdown voltage, barrier height and dynamic resistance were decreased but saturation current and ideality factor were increased by substrates concentration variations. Reverse breakdown voltage and dynamic resistance were increased by temperature variations.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.21 no.2
• /
• pp.47-53
• /
• 1984

Breakdown characteristics, specifically, soft breakdown phenomena of the PN junction isolation were studied in terms of their dependence on the mask misaliglment and the amount of process-related defects. Varying the distance between the buried layer and the isolation by intentional misalignment of the isolation masts had no effects on the soft breakdown phenomena except for the change of the breakdown voltage. The soft breakdown phenomena, as characterized as a state of excessive reverse current below the breakdown voltage, were found out to result mainly from the oxidation-induced stacking faults (OSF) introduced during the fabrication process.

• Proceedings of the KIEE Conference
• /
• 2004.07c
• /
• pp.1585-1587
• /
• 2004

이중 에피층 구조를 가지는 SOI(Silicon-On-Insulator) LIGBT(Lateral Insulated Gate Bipolar Transistor)의 에피층 두께 변화에 따른 항복전압 특성을 분석하였다. 제안된 소자는 전하보상효과를 얻기 위해 n/p-epi의 이중 에피층 구조를 사용하였으며, 에피층 전체에 걸쳐서 전류가 흐를 수 있도록 하기 위해 trenched anode구조를 채택하였다. 본 논문에서는 n/p-epi층의 농도를 고정시킨 후 각각의 epi층의 두께를 변화시켜가며 simulation을 수행하였을 때 항복전압의 변화 및 표면과 epi층에서의 전계분포변화를 분석하였다.

• Proceedings of the KIEE Conference
• /
• 2002.07c
• /
• pp.1615-1617
• /
• 2002

본 논문은 얇은 실리콘 산화막 트렌치를 이용하여 같은 항복 전압에서 면적을 줄이는 접합 마감(junction termination)을 제안하였다. 제안된 P+FLR(Floating Field Ring) 구조는 기존 P+ FLR구조에 비해 항복 전압 571 V에서 면적을 83 %로 감소시켜 접합 마감 특성이 개선되었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.6
• /
• pp.398-403
• /
• 2001

In this paper, effective ionization coefficient for 6H-SiC is determined. Analytical formulas for the parallel plane breakdown voltage of the 6H-SiC p＋n junction are derived by employing the ionization coefficients. The analytical breakdown voltages show good agreement with the numerical results of Dmitriev＇s［3］and the experimental results of Cree Research［9］over the doping range from 10$^{15}$ cm$^{-3}$ to 10$^{18}$ cm$^{-3}$.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1205-1206
• /
• 2008

본 실험에서는 CMOS 공정에서 사용하는 실리콘 트렌치 공정을 이용하여 분절된 트렌치 바디 접촉구조를 형성, 60 V급 전력 MOSFET 소자를 제작하였으며, 결과 소자의 면적을 증가시키지 않고도 제어되지 않은 유도성 스위칭 (UIS) 상황에서 낮은 전도 손실과 높은 항복 에너지 ($E_{AS}$)를 구현하였다. 분절된 트렌치 접촉구조는 소자의 사태 파괴시 n+ 소스 아래의 정공전류를 억제한다. 이는 트렌치 밑 부분에서부터 이온화 충돌이 일어나기 때문이며, 이는 기생 NPN 바이폴라 트랜지스터의 활성화를 억제하여 항복 에너지를 증가시킨다. 기존 소자의 항복 전압은 69.4 V이고 제안된 소자의 항복 전압은 60.4 V로 13% 감소하였지만, 항복 에너지의 경우, 기존소자가 1.84 mJ인데 반하여 제안된 소자는 4.5 mJ로 144 % 증가하였다. 트렌치의 분절 구조는 n+ 소스의 접촉영역을 증가시켜 온 저항을 감소시키며 트렌치 바디 접촉구조와 활성영역의 균일성을 증가시킨다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.16 no.11
• /
• pp.1179-1185
• /
• 1991

Ultrathin Reoxidized Nitrided Oxides were formed by lamp heated rapid thermal annealing in oxyzen at temperatures of $1050^{\circ}C$-$1100^{\circ}C$ for 20, 40 seconds. The electrical characteristics of ultrathin films were evaluated by leakage current breakdown voltage. TDDB. FN tunneling. Nitridation and reoxidition condition dependence of charge trapping properties. i.e.. the flat band voltage shift $({\Delta}V_{FB})$ and the increase of charge-to-breakdown $(Q_{BD})$ induced by a high field stress where studied. As the results of analysis. rapid thermal reoxidation was achieved striking improvement of dielectric integrity, the charge to breakdown was increased and flat band voltage shift was reduced.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.127-128
• /
• 2007

고밀도 트렌치 게이트 전력소자 제조를 위해 HBr. He-$O_2$, $SiF_4$, $CF_4$ 등의 식각 가스를 이용하여 형성한, 트렌치 표면 거칠기 및 손상을 최소화 하여 고밀도 트렌치 게이트 전력소자를 제조하였다. 트렌치 형상 각도가 약 900일 경우 항복전압은 약 29 V인 반면, 트렌치 각도가 $88^{\circ}$일 경우 항복전압이 37V로 트렌치 형상에 따라 약 25%의 항복전압이 높아졌음을 알 수 있었다. n-채널 트렌치 게이트 전력소자의 전압-전류 측정 결과 트렌치 게이트 수가 45.000개일 때 게이트에 10 V를 인가했을 때 전류는 약 46 A로 측정되어 고밀도 트렌치 게이트 전력소자의 특성이 좋음을 알 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.11a
• /
• pp.289-292
• /
• 2004

반도체 소자의 파괴 원인으로는 주로 열, 전압, 전류, 진동 및 압력 등이 있다. 이 중에서 전압과 열을 스트레스 인자로 적용하여 가속열화 시험을 진행하였다. 전압 및 열에 의한 소자의 열화정도를 파악하기 위해 현재 상용화되어 있는 Phase Control Thyristor 중 $V_{DRM}\;=\;1500V,\;V_{BRM}\;=\;1500V, \;T_{HS}\;=\;-40{\sim}125^{\circ}C$ 정도의 사양을 가지는 소자를 사용하였다. 열화에 의한 여러 가지 변동특성 중에서 소자의 순방향 및 역방향 항복특성의 변화와 누설전류의 변화에 대해 실험을 통해 알아보았다.

• Proceedings of the KIEE Conference
• /
• 2005.11a
• /
• pp.3-5
• /
• 2005

Ni/Au 쇼트키 접합의 산화를 통해 항복전압이 증가하고 누설 전류가 감소한 수평방향 GaN 쇼트키 장벽 다이오드를 제작하였다. 산화 과정 후, 턴-온 전압이 미세하게 증가하였으며 높은 애노드 전압하에서 애노드 전류가 증가하였다. 5분과 10분의 산화 과정 후, 누설 전류는 1nA 이하 수준으로 현저히 감소하였다. Edge Termination 방법으로 Floating Metal Ring을 사용하고, 산화 과정을 적용하여 제안된 GaN 쇼트키 장벽 다이오드의 항복전압은 750볼트의 큰 값을 얻을 수 있었다. 상온과 $125^{\circ}C$ 에서 제작한 GaN 쇼트키 장벽 다이오드의 역방향 회복 파형도 측정하였으며, 제작한 소자는 매우 빠른 역방향 회복 특성을 보였다.