• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.7-7
• /
• 2010

튜명전극소재의 개발로 21세기에 디스플레이를 비롯한 응용제품들이 폭발적으로 증가했다고 해도 과언은 아니다. 특히, 광학적, 전기적 특성과 밀접한 관련이 있는 디스플레이, 터치패널 및 솔라셀 등에서 투명전극의 역할은 절대적이다. 한편, 최근에 투명전극소지에 이어 투명산화물반도체 소재가 디스플레이구동소자로 큰 관심을 끌고 있다. 즉, 산화물반도체 기반의 트랜지스터는 TFT-LCD의 대형화 및 고속화, AMOLED의 고집적화를 비롯하여, 저온 공정용 플렉시블 디스플레이의 구동소자로 주목받고 있는 것이다. 이에, 본 Tutorial에서는 ETRI에서 개발해온 투명 산화물 전자소자와 그와 관련된 TCO 기술을 집중적으로 다룰 것이다.

• E2M - 전기 전자와 첨단 소재
• /
• 제17권6호
• /
• pp.11-16
• /
• 2004

지난 40여년간의 반도체 집적 공정의 발전에 있어서 무어(Moore)의 법칙에 의한 소자의 미세화를 달성하기 위하여, 광리소그래피(optical lithography) 기술은 꾸준히 발전하여 왔으며, 소자의 선폭이 나노스케일인 공정에서 역시, 소자 제조의 핵심기술은 리소그래피 기술을 이용한 회로의 패터닝(patterning) 기술에 달려 있다고 해도 과언이 아니다. 그러나 현재 사용되고 있는 광리소그래피는 사용하는 파장의 길이에 따른 분해능(resolution)의 한계로 인하여, 이러한 나노 스케일의 소자를 제작하기 위해서는 새로운 리소그래피 기술이 필요하다는 것이 일반적으로 인정이되고 있다.(중략)

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.138-139
• /
• 2007

탄화규소반도체소자는 wide band-gap 반도체 재료로 고전압, 고속스위칭 특성이 우수하여 차세대 전력반도체소자로 매우 유망한 소자이다. 이러한 물리적 특성으로 전력변환소자인 고전압 MOSFET 소자를 개발하기 위한 연구가 활발히 진행되고 있다. 그러나 MOS 소자에서 가장 중요한 게이트 산화막의 특성이 소자에 적용하기에는 그 특성이 많이 취약한 상태이다. 따라서 이러한 단점을 해결하여 고전압 전력변환소자로 적용하기 위하여 게이트 산화막이 필요없는 JFET 소자가 많이 연구되고 있다. 본 논문에서는 JFET 소자를 normally-off type으로 동작시키기 위하여 게이트의 구조, 도핑농도 및 게이트 폭을 조절하여 simulation를 수행하였다. 케이트의 농도 및 접합깊이에 따라 normally-on 또는 off 특성에 큰 영향을 미치고 있으며 게이트 트렌치구조의 깊이에 따라서도 영향을 받는다. 본 simulation 결과 최적의 트렌치 길이, 폭 및 농도로 소자를 구성하여 $1.3m{\Omega}cm^2$의 온-저항 특성을 얻을 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• 방송과미디어
• /
• 제20권2호
• /
• pp.16-26
• /
• 2015

최근 다양한 유연 소재 기반의 전자 기기들이 개발 혹은 판매되고 있으며 이러한 전자 기기들에게 유연 소자 및 이를 구현하기 위한 공정 시스템은 필수적이라 할 수 있다. 본 논문에서는 인쇄전자 기술을 이용한 다양한 공정 기술과 이를 이용한 공정 시스템에 대해 논의한다. 인쇄전자 기술 중의 대표적인 코팅 기술로 마이크로 그라비어, 슬롯다이, 바 코팅 등의 기술이 있으며, 인쇄 기술로는 그라비어 옵셋, 열형 롤 임프린팅 기술 등이 있다. 최종적으로 이러한 각각의 공정 특성을 통합한 복합 멀티 롤투롤 공정 코팅 기술을 이용하여 다양한 유연 소자에 대응하는 소재의 생산이 가능하다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.258-258
• /
• 2011

최근 유연 기판을 이용한 태양전지 및 TFT 등 전자소자 개발에 관한 연구가 주목받고 있다. 본 연구에서는 공정 시 유리한 유리기판상 전자소자 제작 후 폴리이미드막 박리를 통한 유연전자 소자 구현을 목적으로 한다. 폴리이미드막 박리를 목적으로 희생층으로서 a-Si:H을 사용하였다. 유리기판상에 60 nm 두께의 a-Si : H을 ICP (Induced coupled plasma) 공정으로 증착한 후 a-Si : H층 상부에 30 ${\mu}m$ 두께로 폴리이미드를 코팅하여 Hot plate와 furnace에서 열처리를 거쳤다. 이후 각기 다른 파장을 갖는 레이저의 파워를 가변하며 유리 기판 후면에 조사하였다. 실험 결과 355 nm UV 레이저로 가공한 경우 희생층으로 사용 된 a-Si : H층 내에 존재하는 수소가 레이저 빛 에너지에 의해 결합이 끊어지면서 유리기판과 폴리이미드막이 분리됨을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.176-176
• /
• 2012

본 연구는 GaN 기반의 전자소자의 표면 패시베이션 방법으로 열산화 공정을 이용한 알루미늄산화막 패시베이션 공정에 대하여 연구하였다. 결정질의 알루미늄산화물은 경도가 크고 화학적으로 안정적이기 때문에 외부 오염에 대한 소자 표면을 효과적으로 보호할 수 있으며, 열적안정성이 뛰어나 공정중 또는 공정 후의 고온 환경에서의 열 손상이 적은 장점을 가진다. 결정질 알루미늄산화막($Al_2O_3$)을 소자 표면에 형성하기 위해서 일반적으로 TMA (trimethlyaluminium)와 오존($O_3$)가스를 이용한 ALD 공정법이 사용되고 있으나 공정 비용이 비싸고 열산화막에 비해 전자 trapping이 많이 발생하여 전자이동도가 저하되는 단점이 있어, 본 연구에서는 열산화 공정을 이용하여 소자의 전기적 특성 저하를 발생시키지 않는 알루미늄산화막 패시베이션을 수행하였다. 실험에 사용된 기판은 AlGaN/GaN 이종접합 구조가 증착된 HEMT 제작용 기판을 사용하였으며 TLM 구조를 제작하여 소자의 채널 면저항 및 절연영역간 누설전류 특성을 확인하였다. TLM 구조가 제작된 샘플 위에 알루미늄을 100 ${\AA}$ 두께로 소자위에 증착하고 $O_2$ 분위기에서 약 $525{\sim}675^{\circ}C$ 온도로 3분간 열처리하여 알루미늄 산화막을 형성한 후 $950^{\circ}C$ 온도로 $N_2$ 분위기에서 30초간 안정화열처리 하여 안정한 알루미늄 산화막 패시베이션을 형성하였다. 알루미늄산화막 패시베이션 후 소자의 절연영역 사이의 누설전류는 패시베이션 전과 비슷한 크기를 나타냈고 패시베이션 후 채널의 면저항이 패시베이션 전에 비해 약 20% 감소한 것을 확인하였다. 또한 패시베이션된 소자와 패시베이션되지않은 소자에 대해 $900^{\circ}C$ 온도로 30초간 열처리한 결과 패시베이션 되지 않은 소자는 74%만큼 채널 면저항이 증가하였으며, 절연영역 누설전류가 다섯오더 크기로 증가한 반면 알루미늄산화막 패시베이션한 소자는 단지 13%의 채널 면저항의 증가를 나타내었고 절연영역 누설전류는 100배 감소한 값을 보여 알루미늄산화막 패시베이션이 소자의 열적 안정성을 향상시키는 것을 확인하였다.

• 전자공학회지
• /
• 제37권8호
• /
• pp.31-40
• /
• 2010

1947년 트랜지스터의 발명을 시작으로 사이리스터, MOSFET 및 IGBT 등의 전력반도체 소자가 개발되면서 산업, 가전 및 통신 등의 다양한 분야에서 실리콘 기반의 전력반도체 소자가 활용되고 있다. 개발 당시에는 10A/수백V 정도의 전류통전능력 및 전압저지능력을 가지고 있었지만, 현재에는 8000A/12kV급의 대용량 소자까지 생산되고 있다. 이러한 전력반도제 소자는 다양한 응용분야에 서 높은 전압 저지능력, 큰 전류 통전 능력 및 빠른 스위칭 특성을 요구하고 있다. 특히 최근의 전력변환장치들은 고온동작특성 및 고효율화에 대한 요구가 더욱 강조되고 있다. 일반적인 실리콘 전력반도체소자는 물질적인 특성한계로 고온에 서의 동작 시 소자 특성이 떨어지는 특징을 보이고 있어 고온 환경에 적합한 전력반도체 소자의 필요성이 증가되어 실리콘에 비해 밴드�b이 넓은 SiC 및 GaN 등의 wide bandgap 반도체 물질의 연구가 활발히 진행되고 있다. 특히 SiC는 단결정 성장을 통한 웨이퍼화가 용이하고 소자 제작공정이 기존 실리콘공정과 유사하여 많은 연구가 진행되었으며 일부 소자에서 상용화가 진행되었다. 본고에서는 현재 활발히 진행되고 있는 탄화규소 전력반도체소자의 기술동향에 대해 소개하고자 한다.

• 공업화학전망
• /
• 제23권6호
• /
• pp.25-36
• /
• 2020

용액공정을 통해 유기 전자소자를 대면적으로 제조하는 것은 다양한 장치 구성 요소(반도체, 절연체, 도체)의 패터닝 및 적층이 필요하기 때문에 매우 어려운 과제이다. 본 연구에서는 4개의 광 가교 기능기를 가지는 3차원 사면체 가교제인 (2,2-bis(((4-azido-2,3,5,6-tetrafluorobenzoyl)oxy)methyl)propane-1,3-diyl bis(4-azido-2,3,5,6-tetrafluorobenzoate) (4Bx)를 활용하여 용액공정을 기반으로 형성된 전자재료 박막을 고해상도로 패터닝 및 적층하는 기술을 개발하고, 이를 사용하여 고분자 박막 트랜지스터(PTFTs) 및 논리회로 어레이 제작을 진행하였다. 4Bx는 다양한 용액공정이 가능한 전자재료와 용매에 쉽게 혼합될 수 있으며, 자외선(UV)에 의해 가교제가 광 활성화되어 전자재료와 가교 결합을 형성할 수 있다. 4Bx는 기존의 2개의 광 가교 기능기를 갖는 가교제에 비해 높은 가교 효율로 인해 적은 양을 첨가하여도 완전하게 가교된 전자재료 박막을 형성할 수 있어 전자재료의 고유한 특성을 보존할 수 있다. 더욱이, 가교된 전자재료 박막은 화학적 내구성이 향상되어 고해상도 미세 패터닝을 할 수 있을 뿐만 아니라 용액공정을 통해 전자소자를 구성하는 전자재료의 적층이 가능하다. 4Bx의 광 가교 방법은 전용액공정을 통한 전자소자의 제작에 대한 혁신적인 방안을 제시한다.

• 전자공학회지
• /
• 제42권7호
• /
• pp.45-53
• /
• 2015

Power 소자 기술은 digital & mixed signal device와 on-chip 구현을 위해서 CMOS 공정에 대한 기본 이해가 필요하다. CMOS 공정 기반 위에 power device 공정을 추가하면서 다양한 operation voltage의 power 소자를 구현하고, passive device 들을 동일 공정에서 구현하여 다양한 components 들로 power IC 제품을 design 할 수 있도록 modular process를 제공하는 것이 중요하다. 또한 power device로 주로 사용되는 LDMOS 소자에 대한 performance 개선을 위해 simulation을 통해 key device parameter들의 특성을 예측하고, 구조를 설계하는 것이 Si process 전에 중요한 일 중의 하나이다. 아울러 power management가 potable power, consumer electronics 및 green energy에서 가장 빠르게 성장하는 분야이므로, 차별화된 power 소자 기술을 확보하여 급변하는 시장 환경에 대응하는 것이 필요하다.