• The Transactions of the Korean Institute of Power Electronics
• /
• v.3 no.4
• /
• pp.315-322
• /
• 1998

Power conversion system must increase switching frequency in order to achieve small size, light weight and low noise. However, the switches of converter are subject to high switching power losses and switching stresses. As a result, the power system has a lower efficiency. In this paper, the authors propose an AC-DC boost converter of high efficiency by partial resonant switching mode. The switching devices in the proposed circuit are operated with soft switching and the control technique of those is simplified for switch to drive in constant duty cycle. The partial resonant circuit makes use of a inductor using step up and a condenser of loss-less snubber. Besides, by regenerating energy, that is charged in a loss less snubber condenser of a snubber adopted to a common circuit, toward an input source part, this circuit can get increased efficiency. as merit. The result is that the switching loss is very low, the efficiency and power factor of system is high. The proposed converter is deemed the most suitable for high power applications where the power switching devices are used.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.16 no.1
• /
• pp.44-49
• /
• 2002

In recent years, diagnostic techniques have been investigated to detect a partial discharge(PD) in a high voltage electrical equipment. Because PD signal is very sensitive and difficult to suppress strong noises such as narrow-band radio frequency noise and random noise, the accuracy and credibility of PD measurement might be influenced by surrounding interference. Using the technique of PD detection by electromagnetic wave, we have studied the characteristics of both PD and substation-in interference signal. Also, we propose a wavelet packet transform based technique to perform a feature extraction from the interference and PD signal and a classification of the extracted features. The results show that time-frequency characteristics between PD and interference can be obviously distinguished. It is helpful for the development of the insulation diagnosis technique.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.110-110
• /
• 2011

현재 전력 반도체는 신재생/대체 에너지 시스템, 자동차/전기자동차, 디스플레이/LED 드라이브 IC 등과 같이 산업용뿐만 아니라 가정용에서도 그 수요가 급증하고 있다. 이러한 전력 반도체는 각 시스템에서 전력 변환, 분배 및 관리를 하는 역할을 하게 되는데, 이러한 전력 시스템에 적용되기 위해서는 고속 스위칭, 낮은 전력 손실 및 발열, 소형화 등의 특성이 요구되어진다. 이러한 특성을 만족하기 위해 현재 전력반도체는 수평형 소자에서 수직 형태로의 구조적 변경을 꽤하고 있으며, 또한 수직형 구조에서도 더욱 소형화와 고밀도 전류, 낮은 전력 손실 특성을 구현하기 위해 여러 가지 형태의 어레이 기술을 개발하고 있다. 본 연구에서는 사각 형태의 어레이 (square array, mesh type)를 가지는 수직형 TDMOS (Trench double diffused metal oxide effect transistor)에서 트렌치 부분을 중심으로 액티브 영역과 그 외각 영역의 도핑 농도와 접합 깊이의 변화에 따른 전기적 특성 변화를 파악함으로써 TDMOS의 안정적인 구동 영역을 확보하기 위한 연구를 수행하였다. 본 연구는 silvaco 시뮬레이션 툴을 이용하여 실제 소자 제작 공정과 유사한 형태로의 공정을 가상적으로 진행하고, 액티브 영역과 그 외각 영역의 도핑 및 접합 깊이를 결정하는 이온 주입량과, 후속 열처리의 온도와 시간 등을 변화함으로써 그 전기적 특성을 상호 비교하였다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.820_821
• /
• 2009

전력기기는 일반적으로 상용주파수인 60 Hz의 교류 전원하에서 운용된다. 따라서 고온초전도체를 전력기기에 응용하는데 있어 교류전류나 교류자장에 의한 교류손실 발생 문제는 전력기기의 경제적 운용과 관련하여 중요하게 부각되어 왔다. 또한 고온초전도체에서 발생하는 교류손실은 에너지의 열적 변환으로 인한 냉동부하 문제와도 관련되어 있기 때문에 전력기기의 안정적인 운용을 위해서도 반드시 연구되어야 할 부분이다. 특히 변압기와 같이 유도형 권선이 필요한 전력기기의 경우에는 무유도 권선 형태가 적용되는 다른 전력기기에 비해 교류 손실의 크기가 매우 크기 때문에 이를 줄이기 위한 방안에 대한 연구가 다각도로 이루어지고 있다. 본 연구에서는 임계전류와 인덕턴스의 크기는 동일하지만 권선 형태를 다르게 할 수 있는 유도형 솔레노이드 코일을 제작하였다. 그리고 제작된 솔레노이드 코일의 병렬연결 구조를 달리하여 각각의 구조에 대한 교류손실의 차이를 측정하고 분석하였다. 그리하여 측정된 결과를 토대로 고온초전도 선재를 이용한 솔레노이드 코일에서 교류손실을 줄이기 위한 구조적 방안을 제시하고자 한다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.28 no.4
• /
• pp.286-297
• /
• 2017

This paper is a study of 6~18 GHz wideband high power amplifier which is composed of 10 single amplifier and coaxial type spatial power combiner. The property of this spatial power combiner is on a similar principle to antipodal antenna radiation mechanism. Therefore, the key structure of proposed spatial power combiner is the antipodal finline PCB board and the finline curve shape is numerically synthesized by using Klopfensein's optimum impedance taper. The measured CW output power of spatial combined high power amplifier is nearly 50 W. In conclusion we prove the good combining performance between the spatial power combiner and 10 single amplifier over 6~18 GHz frequency ranges. Also, we developed the key component PA and MFC MMIC which controls the phase and gain of the each amplifier, The main characteristic of MFC MMIC is to maximize combining efficiency of power amplifier.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.12C
• /
• pp.1182-1191
• /
• 2003

In this paper, we propose a new hardware architecture for integer transform, quantizer, inverse quantizer, and inverse integer transform of a new video coding standard H.264/JVT. We describe the algorithm and derive hardware architecture emphasizing the importance of area for low cost and low power consumption. The proposed architecture has been verified by PCI-interfaced emulation board using APEX-II Alters FPGA and also by ASIC synthesis using Samsung 0.18 um CMOS cell library. The ASIC synthesis result shows that the proposed hardware can operate at 100 MHz, processing more than 1,300 QCIF video frames per second. The hardware is going to be used as a core module when implementing a complete H.264 video encoder/decoder ASIC for real-time multimedia application.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.12 s.354
• /
• pp.65-73
• /
• 2006

This work presents a 14b 200KS/s $0.87mm^2$ 1.2mW 0.18um CMOS algorithmic A/D converter (ADC) for intelligent sensors control systems, battery-powered system applications simultaneously requiring high resolution, low power, and small area. The proposed algorithmic ADC not using a conventional sample-and-hold amplifier employs efficient switched-bias power-reduction techniques in analog circuits, a clock selective sampling-capacitor switching in the multiplying D/A converter, and ultra low-power on-chip current and voltage references to optimize sampling rate, resolution, power consumption, and chip area. The prototype ADC implemented in a 0.18um 1P6M CMOS process shows a measured DNL and INL of maximum 0.98LSB and 15.72LSB, respectively. The ADC demonstrates a maximum SNDR and SFDR of 54dB and 69dB, respectively, and a power consumption of 1.2mW at 200KS/s and 1.8V. The occupied active die area is $0.87mm^2$.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.23 no.5
• /
• pp.88-95
• /
• 2009

This paper is the research on the development of power conversion system for the fuel cell. In composing the DC/DC converters which have high boost voltage ratio, unlike the conventional method a new multi DC/DC converter system is proposed that the diode and the condenser and the reactor can be reduced by connecting the secondary side output of the transformer. In this system the rectifier part and the filter part of the secondary side in the power transformer that is connecting in series are composed into a single module, which is the strong advantage and the number of level can be easily increased. A new variable shift phase switching method is also suggested that it makes possible to reduce the output voltage ripples in the proposed system. All the factors mentioned above have been verified through simulations and experiments, and the proposed converter is considered very useful in the demanded load which requires a wide of the output.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.37-39
• /
• 2001

본 논문은 여러 가지 데이터 압축 표준에서 채택하고 있는 이차원 이산 여현 변환과 그 역 변환 (DCT/IDCT)를 위한 효율적인 비동기식 행렬 벡터 곱셈기를 설계하였다. 본 논문에서 제안되어진 곱셈기는 일반적으로 DCT/IDCT의 입력 데이터가 대부분 zero입력이거나 또는 작은 비트수로 표현 가능하다는 점을 이용하여 저전력 고성능 동작을 구현할 수 있도록 설계하였다. 비동기식 설계 방식을 채택하여 Zero입력일 경우 곱셈과정을 생략하고, 정적 회로에 기초한 특정 계산 완료 인지 방식(Speculative Completion Sensing)와 비트 분할된 곱셈기를 이용하여 입력 비트 슬라이스에 대해 동적으로 회로의 계산부분을 활성화/비활성화를 동작을 할 수 있도록 설계되어졌다.

• Proceedings of the KIEE Conference
• /
• 2004.11b
• /
• pp.151-154
• /
• 2004

본 논문에서는 IEEE123 모선 배전계통에 분산전원 투입이 가능하도록 GUI 조류계산프로그램 개발하였다. 첫째로 제안된 배전용 조류계산 프로그램은 기존의 배전용 조류계산의 한계를 벗어나 분산전원을 투입을 가능하게 하고 비주얼하게 온라인으로 배전계통의 구조를 컴퓨터 마우스 클릭으로 손쉽게 할 수 있도록 구성하였다. 둘째로 GUI부분에서 모선, 선로, 차단기의 정보를 표시할 수도 있고 사용자가 분산전원의 투입이나 차단 그리고 선로 및 부하의 투입 및 차단이 가능하도록 하였다. 개발된 프로그램은 데이터 변환기, 조류계산프로그램 및 GUI로 구성되어 있으며 이 3부분은 메시지 Queue 명령에 의하여 서로 메모리를 공유하도록 되어있다. 분산전원 투입 및 차단은 4군데로 지정하여 분산전원 투입량의 효과를 시각적으로 표시하는 데 편하도록 되어 있다. 조류계산의 결과는 GUI상에 유효전력, 무효전력, 모선전압, 역률을 각 모선의 근접 위치에 나타낸다.