An Asynchronous Multiplier Design of Mobile MPEG Application

휴대용 MPEG 응용기기를 위한 비동기식 곱셈기 설계

  • 나윤석 (동국대학교 전자공학과) ;
  • 김견수 (동국대학교 밀리미터파 실기술 연구센터) ;
  • 홍유표 (동국대학교 밀리미터파 실기술 연구센터) ;
  • 황인석 (동국대학교 밀리미터파 실기술 연구센터)
  • Published : 2001.10.01

Abstract

본 논문은 여러 가지 데이터 압축 표준에서 채택하고 있는 이차원 이산 여현 변환과 그 역 변환 (DCT/IDCT)를 위한 효율적인 비동기식 행렬 벡터 곱셈기를 설계하였다. 본 논문에서 제안되어진 곱셈기는 일반적으로 DCT/IDCT의 입력 데이터가 대부분 zero입력이거나 또는 작은 비트수로 표현 가능하다는 점을 이용하여 저전력 고성능 동작을 구현할 수 있도록 설계하였다. 비동기식 설계 방식을 채택하여 Zero입력일 경우 곱셈과정을 생략하고, 정적 회로에 기초한 특정 계산 완료 인지 방식(Speculative Completion Sensing)와 비트 분할된 곱셈기를 이용하여 입력 비트 슬라이스에 대해 동적으로 회로의 계산부분을 활성화/비활성화를 동작을 할 수 있도록 설계되어졌다.

Keywords