• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.130-133
• /
• 2002

엑시머 레이저를 이용한 저온($450^{\circ}C$ 이하) 다결정 실리콘 박막 트랜지스터 제작 시, 소오스/드레인 이온 주입에 의한 실리콘 박막의 격자 손상은 엑시머 레이저 어닐링(Excimer Laser Annealing; ELA) 방법으로 치유한다. 그러나 게이트 전극 모서리에서의 레이저광 회절 현상으로 인해 소오스/드레인 접합부에 도달하는 레이저 에너지 밀도가 감소하여 다량의 결정 결함이 치유되지 못한 채 남게 된다. 이러한 결정 결함은 박막 트랜지스터의 전계 효과 이동도를 저하시키는 요인이 된다. 새롭게 제안한 사선 입사 엑시머 레이저 어닐링(Oblique Incidence Excimer Laser Annealing; OI-ELA) 방법으로 소오스/드레인 접합부의 결정 결함을 제거하고 다결정 박막 트랜지스터의 특성을 향상시켰다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 춘계종합학술대회
• /
• pp.420-424
• /
• 1999

전계효과 트랜지스터와 광 다이오우드 및 다층 양자우물구조 광 변조기로 구성되는 광 스위치 회로와 몇 가지 전광 송/수신기 회로(all-optical transmitter/receiver circuits)에 대하여 시변 천이 동작 특성을 SPICE를 사용 모사한 결과를 기술하였다. 본 모사 실험에서 광 변조기 소자의 수광 창의 크기는 20 $\mu\textrm{m}$ $\times$ 20 $\mu\textrm{m}$으로 고려하였고 사용된 FET 소자의 게이트 폭은 100 $\mu\textrm{m}$이며 전달컨덕턴스 값은 측정된 소자 특성에서 55 mS/mm로 사용되었다. 모사 결과 광 논리소자의 고속 동작을 위해서는 소자의 크기를 줄이며 입력 광 다이오우드의 responsivity가 최대값을 가지는 바이어스점에 동작하도록 설계하고, 짧고 강한 세기의 광선을 입력 광 신호로 사용해야 함을 알 수 있었다.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.190-195
• /
• 2015

돌연변이 및 유전병의 원인이 되고 있는 유전자 단일염기 다형성(single nucleotide polymorphisms; SNPs) 검출은 조기진단, 치료 및 제약등 바이오관련 분야에서 매우 중요하다. SNPs 검출을 위한 방법은 다양하게 제시되고 있으나 상보적 DNA와 SNPs의 에너지 차이가 미세하여 SNPs 검출에는 많은 어려움이 존재한다. 본 논문에서는 SNPs를 검출하기 위하여 전하 검출형 전계효과 트랜지스터(field-effect transistors; FETs)를 이용하여 DNA가 가지고 있는 음전하 측정 방법으로 SNPs를 검출하였다. 상보적 DNA와 SNPs의 미세한 에너지 차이를 구분하기 위하여 타게트 DNA hybridization공정에서 드레인-소스 전극에 -0.3 V의 음전압을 인가하였다. 음전압 인가에 따라 DNA 자체 음전하와 센서 표면의 음전압의 전기적 반발력에 의해 센서에 검출되는 타게트 DNA hybridization 신호 크기는 감소하였으나 상보적 DNA와 SNPs의 신호 차는 1.7 mV에서 8.7 mV로 5배 이상 증가하여 검출되었다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.284-287
• /
• 2017

본 연구에서는 3차원 소자 시뮬레이션을 통하여 단일 게이트 피드백 전계효과 트랜지스터의 전기적 특성과 채널 길이에 따른 메모리 윈도우 특성 변화를 확인하였다. 소자의 채널 길이는 50 nm에서 100 nm까지 변화시켜가며 시뮬레이션을 수행하였다. 시뮬레이션 결과 0에 가까운 문턱전압이하 기울기(< 1 mV/dec)와 ${\sim}1.27{\times}10^{10}$의 $I_{on}/I_{off}$ 비율을 얻었다. 또한 메모리 윈도우를 확인한 결과 채널 길이 50 nm의 소자는 0.31 V의 메모리 윈도우가 생성되었으나 채널 길이 100 nm의 소자는 메모리 윈도우가 생성되지 않았다.

• 접착 및 계면
• /
• 제23권3호
• /
• pp.75-79
• /
• 2022

그래핀은 벌집 모양의 sp² 혼성 오비탈 결합으로 이루어진 이차원 탄소 동소체이다. 우수한 전기적, 기계적 특성을 보이며, 차세대 전자소자의 핵심 재료로써 각광을 받고 있다. 그러나, 소자를 구성하는 소재 간의 불안정한 계면 형성으로부터 쉬운 외부 불순물의 침투 혹은 흡착으로 인해 낮은 환경 안정성을 보이고 있다. 따라서 본 연구에서는 고체탄화수소를 그래핀의 전구체로 활용한 직성장을 통해 그래핀 기반 전계효과 트랜지스터의 낮은 환경 안정성을 해결하고자 한다. 직성장으로부터 합성된 그래핀은 이를 활용한 전자소자에서 전하 이동도 및 Dirac 전압의 변화 감소를 통해 높은 구동 안정성을 보였다. 이를 통해 차세대 전자소자의 핵심 재료로써 그래핀을 활용하기 위한 새로운 접근 방법을 제시하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.403-403
• /
• 2012

그래핀(graphene)은 우수한 전기적, 물리적인 특성을 지닌 물질로써 다양한 분야에서 이를 활용하려는 노력들이 활발히 진행되고 있다. 그중 그래핀을 채널로 이용하는 전계효과 트랜지스터(field effect transistor)로의 응용에 있어, 가장 핵심적인 도전과제는 전하농도(carrier concentration)의 제어 및 에너지 밴드갭(energy bandgap) 형성이라 할수 있다. 최근 다양한 물질을 이용한 도핑을 통해 이를 해결하기 위한 노력들이 진행되고 있는 추세이다. 본 연구에서는 열화학 기상 증착법(Thermal chemical vapor deposition)을 통해 합성된 단일층의 그래핀에 염화니켈 나노입자의 분산액을 스핀코팅 한후 열처리를 통해 그래핀-니켈 나노입자의 하이브리드 구조를 제작하였다. 제작된 그래핀-니켈 나노입자 하이브리드 물질의 구조적 특징을 주사 전자 현미경(Scanning electron microscope)과 원자힘 현미경(Atomic force microscopy)을 통하여 확인하였다. 또한 니켈 분산액의 농도와 도핑효과 와의 상관관계를 라만분광법(Raman spectroscopy)과 이온성 용액법(Ionic liquid)을 이용한 전계효과 특성분석을 통해 조사하였다. 나노입자의 형성 메커니즘은 X-선 광전자 분광법(X-ray photoelectron spectroscopy)을 통하여 규명하였다.

• 한국산학기술학회논문지
• /
• 제11권5호
• /
• pp.1592-1596
• /
• 2010

IGZO (indium gallium zinc oxide) 박막트랜지스터는, 활성층 채널의 폭과 길이의 비가 고정된 경우에도, 채널 길이가 길어지면 게이트전압에 대한 드레인 전류의 특성곡선이 양의 전압 방향으로 이동하고 전계효과이동도는 낮아졌다. 채널의 길이와 폭이 고정된 상태에서는, 드레인이 전압 높은 경우에 전계효과이동도가 낮고 문턱아래 기울기가 큰 특성을 보였다. 이러한 현상은 IGZO 채널층의 일함수가 커서 소스/드레인 전극과 채널층의 접합부 띠굽음이 규소반도체의 경우와 반대방향으로 나타나는 것에 기인하는 것으로 해석된다.

• EDISON SW 활용 경진대회 논문집
• /
• 제5회(2016년)
• /
• pp.292-294
• /
• 2016

이황화몰리브덴을 활용한 전계효과트랜지스터(Field Effect Transistor)는 채널 물질의 우수한 특성으로 차세대 저전력 고성능 스위치와 광전소자로 주목받고있다. Underlap 게이트 구조에서 게이트 길이(L_G), 절연체 두께(T), 절연체 상대유전율(${\varepsilon}_r$)에 따라 변화하는 소자특성을 분석하여 저전력 고성능 $MoS_2$ 전계효과트랜지스터를 위한 게이트 구조 최적화방법을 모색하였다. EDISON simulator 중 Tight-binding NEGF 기반 TMD FET 소자 성능 및 특성 해석용 S/W를 활용하여 게이트 구조에 따른 게이트 전압 - 드레인 전류 상관관계(transfer characteristic)를 얻고, Y-function method를 이용하여 채널 유효전하이동도(Effective Mobility), Sub-threshold Swing, on/off 전류비(on/off current ratio)를 추출하여 비교 분석하였다. 시뮬레이션으로 추출한 소자의 최대 채널 유효전하이동도는 $37cm^2V^{-1}s^{-1}$, on/off 전류비는 $10^4{\sim}10^5$, Sub-threshold Swing은 ~38mV/dec 수준을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.611-613
• /
• 2016

TCAD 시뮬레이션을 이용하여 소스영역으로 오버랩된(overlapped) 게이트를 가진 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 오버랩된 게이트 길이에 따른 터널링 전류 특성을 조사하였다. 터널링은 크게 라인터널링과 포인트 터널링으로 구분되는데, 라인터널링이 포인트터널링보다 subthreshold swing(SS), on-current에서 더 높은 성능을 보인다. 본 논문은 Silicon, Germanium, Si-Ge Hetero TFET구조에서 게이트 길이를 소스영역으로 오버랩될 경우에 포인트 터널링과 라인터널링의 효과를 조사해서 SS와 on-current에 최적합한 구조의 가이드라인을 제시한다.

• 대한전자공학회논문지SD
• /
• 제40권7호
• /
• pp.481-485
• /
• 2003

25㎛ 두께의 폴리이미드 박핀 기판을 glass 기판에 부착하여 최대 온도 150℃에서 비정질 실리콘 TFT를 제작하였다. 본 논문은 plastic 기판 위에 TFT가 제작되는 공정 절차를 요약하고 glass 위에 제작된 TFT와 ON/OFF 전달특성과 전계효과 이동도를 서로 비교해 보았다. a-SiN:H 코팅층은 plastic 기판의 표면 거칠기를 감소시키는 중요한 역할을 하여 TFT의 누설전류를 감소시키고 전계효과 이동도를 증가시켰다. 따라서 a-SiN:H 코팅층을 이용하여 plastic 기판에 양철의 TFT를 제작하였다.