• 한국전자통신학회논문지
• /
• 제10권4호
• /
• pp.491-497
• /
• 2015

본 논문에서는 능동형 RFID 방식의 태그와 리더로 구성된 대기 전력 제어 모듈을 설계하고 구현한다. 태그와 리더는 C8051 MCU와 CC2500으로 구성된 RF모듈을 내장하고 있으며 리더에는 대기 전력 제어 콘센트가 부착되어 있다. 리더는 송신 패킷 인식 여부에 따라 릴레이를 제어한 후 전원 공급을 차단하여 대기 전력으로 소비되는 전력을 감소시키며 저 전력 패킷 예측 알고리즘이 적용되어 태그와 리더의 전력 소모를 낮추었다. 실험 결과, 리더의 패킷 송, 수신 여부에 따라 대기 전력 제어 콘센트의 릴레이를 동작시켜 대기 전력을 제어할 수 있음을 확인하였다. 또한 RSSI값에 따라 태그와 리더 사이의 동작 거리 설정이 가능하며, 콘센트의 대기 시간 동안 리더에서 작동하는 수신 Duty Cycle을 설정함으로써 리더에 소모되는 전력을 절감할 수 있음을 확인하였다.

• 정보처리학회논문지A
• /
• 제8A권3호
• /
• pp.279-286
• /
• 2001

본 논문은 상위 레벨 합성 과정에서 DSP와 같은 회로를 대상으로 전력소모를 최소로 하는 스케줄링 및 자원할당 알고리즘을 제안한다. 본 논문에서는 스케줄링 시의 저 전력 설계는 리스트 스케줄링 방법을 이용한다. 그리고 자원공유를 통하여 자원할당 시 입력을 재 사용할 수 있는 가능성을 증가시킨다. 스케줄링 후 자원할당 방법은 두 입력 사이의 평균 해밍 거리와 교환동작을 계산한 결과값을 고려하여 전력 함수를 이용한다. 먼저 두 연산자 사이의 평균 해밍 거리를 계산한 후 입력 값에 대한 교환동작을 구하며, 입력 값의 비트 패턴을 이용하여 전력 값을 구한다. 자원 할당 과정은 제어 단계를 한 단계 씩 증가시키면서 각 제어 단계에서 할당 될 수 있는 모든 경우들에 대하여 평균 해밍 거리가 가장 적고 전력 함수에 의한 전력이 가장 적게 소비되는 연산자를 할당한다. 기존 방법과 비교했을 때 그 수행속도는 사용하는 연산자의 개수와 최다 제어 단계에 따라서 빨라진다. 그리고 소모하는 전력이 6%에서 8%까지 감소효과가 있었다.

• 한국음향학회지
• /
• 제17권7호
• /
• pp.74-78
• /
• 1998

본 논문에서는 고속의 변환속도를 갖는 파이프라인드 방식과 저전력 특성을 갖는 축차 비교 방식 구조를 혼용하여 고속, 저전력 아날로그-디지털 변환기를 설계하였다. 제안 된 구조는 축차 비교 방식의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기 에 비교기의 기준 전위를 전 비교기의 출력값에 의해 변환하도록 하여 고속 동작이 가능하 도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL은 각각 ±0.5/±1이었으며, 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT측정 결과 SNR은 41dB를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14mW로 측정되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.852-853
• /
• 2015

본 논문에서는 차량 추돌 방지 레이더용 24GHz 전압제어발진기를 제안한다. 제안한 회로는 TSMC $0.13-{\mu}m$ 고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 구현되어 있고, 1.5 볼트 전원전압에서 동작한다. 전체 칩 면적과 소비전력을 줄이기 위해 수동형 인덕터 대신 트랜지스터와 전류원으로 구성된 능동형 인덕터부를 사용하였다. 제작된 전압제어발진기는 기존 연구 결과에 비해 동작주파수에서 6.1mW의 낮은 소비전력 특성과 $0.06mm^2$의 매우 작은 칩 면적 특성을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.655-658
• /
• 2009

본 논문에서는 저전력 모바일 IP 스토리지를 위한 재구성 가능 선반입 버퍼 기반의 WLAN 전력제어 기법을 제안한다. 제안된 기법은 주어진 모바일 IP 스토리지에 있는 멀티미디어 컨텐츠의 품질에 따라 선반입 버퍼의 크기를 자동적으로 결정하고 멀티미디어 컨텐츠가 실행되는 동안 On-Off 동작을 기반으로 WLAN 전력을 동적으로 제어한다. 제안된 기법을 PXA270 기반 모바일 단말, 임베디드 리눅스 2.6.11, 인텔 iSCSI 참조 코드, 그리고 Cisco Aironet 350 PCMCIA WLAN 카드를 사용하여 구현하고 성능을 평가한 결과 모바일 단말의 소모전력이 1.5배 이상 개선됨을 확인하였다.

• EDISON SW 활용 경진대회 논문집
• /
• 제5회(2016년)
• /
• pp.339-343
• /
• 2016

본 연구에서는 양자역학적 전하수송 모델링을 바탕으로 channel length ($L_{ch}$), equivalent oxide thickness (EOT), supply voltage ($V_{DS}$) 등의 소자 파라미터들에 초점을 맞춰 저전력 소자를 구현하였다. 본 연구에서 나타낸 최적의 소자 특성으로부터 ITRS에서 제시하고 있는 2021년 예측되는 소자 특성에 비하여 더 낮은 $V_{DS}$에서 동작을 하면서 더 높은 $I_{on}$과 낮은 SS 로서 구동하는 것이 가능할 것으로 기대된다. 뿐만 아니라 inverter 동작에 있어서 ideal inverter에 가까운 동작을 할 것으로 기대된다.

• 전기전자학회논문지
• /
• 제5권1호
• /
• pp.52-58
• /
• 2001

본 논문에서는 입력이 TTL 전압 레벨일 때 저전력으로 동작하도록 설계된 TTL-to-CMOS 입력버퍼의 회로를 제안한다. 회로 구성은 내부 활성 클럭펄스로 제어되는 반전형 입력버퍼와 래치로 구성하고, 직류 단락전류를 제거하기 위해 클럭펄스가 로우상태일 때는 입력버퍼가 동작되지 않도록 하고 하이일 때만 정상적으로 동작되도록 하였다. 시뮬레이션을 수행한 결과 제안된 회로의 전력-지연 곱이 하나의 입력당 33.7% 줄어듬을 확인하였다.

• 한국전자통신학회논문지
• /
• 제11권2호
• /
• pp.159-164
• /
• 2016

무선통신시스템은 한정된 에너지를 갖는 배터리를 사용하기 때문에 저전력 회로로 구현되어야 하며, 이를 위하여 주파수와 상관없이 일정한 전력을 나타내는 전류모드 회로가 연구되어왔다. 본 논문에서는 초저전력 동작이 가능하도록 Dynamic Voltage Scaling 전원을 유도하며, 전류모드 신호처리 중 메모리 동작에서 저장된 에너지가 누설되는 Clock-Feedthrough 문제를 최소화하는 전류메모리 회로를 제안한다. $0.35{\mu}m$ 공정의 BSIM3 모델로 Near-threshold 영역의 전원 전압을 사용한 시뮬레이션을 진행한 결과, 1MHz의 스위칭 동작에서 $2{\mu}m$의 메모리 MOS Width, $0.3{\mu}m$의 스위치 MOS Width, $13{\mu}m$의 Dummy MOS Width로 설계할 때, Clock-Feedthrough의 영향을 최소화시킬 수 있었으며 1.2V의 Near-threshold 전원전압에서 소비전력은 $3.7{\mu}W$가 계산되었다.

• 한국전자통신학회논문지
• /
• 제11권7호
• /
• pp.665-670
• /
• 2016

본 논문에서는 IoT(Internet of Things) 시스템의 기본 구성이 되는 센서 네트워크에 사용될 수 있는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 Sub-threshold 동작을 이용하는 OP-AMP(Operational amplifier) 설계를 제안한다. MOSFET의 Sub-threshold 동작은 전원전압을 낮추는 효과로 회로 시스템을 초저전력으로 유도할 수 있는 특징이 있기 때문에 배터리를 사용하는 IoT의 센서 네트워크 시스템의 초저전력화에 매우 유용한 회로설계 기술이라고 할 수 있다. $0.35{\mu}m$ 공정을 이용한 시뮬레이션 결과, VDD를 0.6 V로 설계할 수 있었으며, OP-AMP 의 Open-loop Gain은 43 dB, 또한 설계한 OP-AMP의 소비전력은 $1.3{\mu}W$가 계산되었다. 또한, Active Layout 면적은 $64{\mu}m{\times}105{\mu}m$이다. 제안한 OP-AMP는 IoT의 저전력 센서 네트워크에 다양한 응용이 가능할 것으로 기대된다.

• 전기전자학회논문지
• /
• 제9권2호
• /
• pp.152-160
• /
• 2005

프리스케일러는 PLL을 이용한 주파수합성기의 동작속도를 좌우하는 중요한 구성블록으로써, 고속 동작 특성과 저전력 소모 특성을 동시에 만족해야 한다. 따라서 프리스케일러에 사용되는 D-플립플롭의 설계가 중요하다. 기존의 TSPC D-플립플롭은 출력단의 글리치나 비대칭적인 전파지연시간, 클럭의 프리차지구간에서 내부노드의 불필요한 충 방전으로 인해 소비전력이 증가하는 단점이 있다. 본 논문에서는 이러한 단점을 개선한 새로운 동적 플립플롭을 제안하였다. 제안한 플립플롭은 방전억제방식을 사용하여 글리치를 최소화하였고, 대칭적 전파지연시간을 만들어줌으로써 속도를 향상시켰으며, 불필요한 방전을 제거하여 저전력 특성을 얻을 수 있었다. 제안된 플립플롭의 성능평가를 위해 $0.18{\mu}m$ CMOS 공정변수를 이용하여 128/129 분주 프리스케일러를 구성한 결과 최대 5GHz까지 동작 하였으며, 이는 같은 조건에서 4.5GHz까지 동작하는 기존의 회로에 비해 향상된 결과이다. 또한 4GHz에서 전력소모가 0.394mW로 기존구조에 비해 약 34%의 전력소모를 줄일 수 있다.