• 전기학회논문지
• /
• 제57권4호
• /
• pp.629-634
• /
• 2008

In this paper, we propose a simple numerical formula which can estimate the additional delay time due to interconnection branches in general source-termination scheme. We show that interconnection branches have influence on both signal quality and time delay. Using the proposed numerical formula, time delay can be easily predicted by system designers.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.39-46
• /
• 2005

본 논문은 SoC 상에서 정적인 고장 뿐 아니라 동적인 고장도 점검하고 진단할 수 있는 새로운 At-speed Interconnect Test Controller (ASITC)를 소개한다. SoC는 IEEE 1149.1과 P1500 래퍼의 코아들로 구성되고 다중 시스템 클럭에 의해 동작될 수 있으며, 이러한 복잡한 SoC를 테스트하기 위해 P1500 래퍼의 코아를 위한 인터페이스 모듈과 update부터 capture까지 1 시스템 클럭으로 연결선의 지연 고장을 점검할 수 있는 ASITC를 설계하였다. 제안한 ASITC는 FPGA로 구현하여 기능검증을 하였으며 기존의 방식에 비해 테스트 방법이 쉽고, 면적의 오버헤드가 적다는 장점이 있다.

• 전자공학회논문지C
• /
• 제36C권7호
• /
• pp.1-9
• /
• 1999

본 논문에서는 칩 내부 회로 연결선의 모형으로 많이 사용되는 RC-class 회로에 대하여 시뮬레이션을 수행하지 않고 지연 시간을 계산할 수 있는 해석적 3차 근사 기법을 제시한다. 본 논문에서 제시하는 3차 근사 기법은 기존의 2차 근사 기법에 비해 크지 않은 수행 시간을 필요로 하면서도 보다 정확한 결과를 보장한다. 이 해석적 3차 근사 기법은 일반적인 q 차 AWE(Asymptotic Waveform Evaluation)기법의 계산 결과와 비교해 허용 가능한 수준의 오차를 보장하며, 계산 시간의 단축과 함께 수치적으로 안정된 값을 제공한다. 제안하는 기법의 첫 알고리즘은 3차의 근사를 위해 8개의 모멘트를 필요로 하며, 보다 정확한 지연 시간의 근사가 가능하다. 둘째 알고리즘은 3차의 근사를 위해 6개의 모멘트를 필요로 하며, 첫 알고리즘보다 정확도는 뒤지나 빠른 근사가 가능하다.

• Journal of Astronomy and Space Sciences
• /
• 제26권3호
• /
• pp.375-402
• /
• 2009

한국의 전통 천문학은 과거 중국의 영향을 받아 여러 면에서 중국과 비슷하지만 별자리 모양이나 별이름 등에서 중국과 구별되는 특징을 가지고 있다. 이 연구에서는 규장각에 보관중인 조선 초기의 보천가와 중국 수대(隋代, $581{\sim}618$) 왕희명(王希明)이 저술한 보친가를 비교하여 분석하였다. 두 보천가에 그려진 천문도 별자리 모양과 연결선 그리고 본문 설명에 대하여 각각 비교하였다. 두 책을 비교 분석한 결과 별자리 설명의 여러 부분에서 전반적인 차이가 있음을 확인하였다. 첫째 두 서적의 구성에서 서문과 삼원 별자리, 은하수 설명은 확연한 차이를 보여 준다. 둘째, 보천가에 그려진 전반적 별자리 그림은 비슷하지만 별자리의 연결선과 별의 개수가 여러 곳에서 다르게 그려져 있다. 셋째, 조선의 보천가는 중국 왕희명 보천가와 달리 별자리 설명에서 별의 색깔을 표현하고 있다. 이러한 두 나라 보천가의 차이점과 조선 보친가의 고유한 특징을 찾아 논문에 정리하였다. 조선 보천가와 중국 보천가의 여러 차이점은 우리 고유의 천문지식과 체계가 고려시대 이전부터 꾸준히 전해져 왔음을 짐작케 한다.

• 대한전자공학회논문지SD
• /
• 제41권6호
• /
• pp.81-90
• /
• 2004

집적회로 시스템이 고집적화 됨에 따라, 연결선은 회로 전체 성능을 결정하는 중요한 요소가 되었다. 버퍼 삽입은 연결선의 성능 향상의 효과적인 방법이다. 하나의 신호선이 허용 범위를 넘는 전달지연시간을 가질 때, 우리는 하나 또는 그 이상의 버퍼를 삽입하여 지연시간을 줄일 수 있다. 이제까지 많은 연구들에서 하나의 신호선에 대해 버퍼를 삽입하는 방법을 개발하였으나, 우리는 여러 신호선에 동시에 버퍼 위치를 찾아 버퍼를 삽입하는 방법을 연구하였다 이 방법은 여러 개의 신호선에 버퍼를 삽입하는 위치를 찾는 어려움을 효과적인 방법을 이용하여 그 위치를 결정한다. 또한 본 연구에서는 fan-out이 여럿인critical path에 대해서도 버퍼 삽입으로 지연시간을 최적화하는 기술을 개발하였다. 이 방법은 Elmore Delay 모델을 이용하여 지연시간을 계산하고 각 신호선에 지연시간을 최적화 할 수 있는 버퍼를 결정한다.

• 대한전자공학회논문지SD
• /
• 제39권9호
• /
• pp.19-27
• /
• 2002

실리콘 기판가 교차하는 금속 선의 밑층 기하구조를 고려한 연결선로의 특성이 정교하게 고안된 패턴을 가지고 실험적으로 분석되었다. 이 작업에서, 여러 종류의 밑층 기하구조에 따른 전송선로을 위한 테스트 패턴들을 고안하였고, 신호 특성과 반응은 S-parameter 와 TDR을 통해 측정되었다. 사용된 패턴은 두 개의 알루미늄 선과 한 개의 텅스텐 선을 가지는 deep-submicron CMOS DRAM 기술을 가지고 설계되고 제작되었다. 패턴위에서 측정되 결과 분석으로부터, 라인 파라메터들 (특히 라인 커패시턴스와 저항) 과 그것들에 의한 신호 왜곡에 대한 밑층 구조에 의한 효과는 무시 할수 없음을 발견하였다. 그러한 결과는 고속 클럭과 데이터 라인 같은 글로벌 신호 선이나 패키지 리드의 스큐 발렌스의 심도있고 유용한 이해에 도움이 된다.

• 한국통신학회논문지
• /
• 제18권4호
• /
• pp.549-560
• /
• 1993

접지면이 있는 무한 평판의 유전체상에 놓인 점 전기전류원 문제에서 야기되는 마이크로스트립 표면 dyadic Green 함수에 대한 간단하면서도 정확한 근사표현식이 본 논문에서 개발된다. 이 근사표현식은 본 논문에서 소개하는 새로운 방법에 의해서 유도된 공간파와 표면파 그리고 전이지역에서 이들간의 결합을 나타내는 전이함수를 모두 포함하고 있으며, 유전체 두께가 $0.04\pi$($\pi$는 자유공간파장)나 되는 두꺼운 경우에도 점원에서 $0.1\pi$ 떨어진 가까운 위치에서까지 유용하므로 실제 마이크로스트립 안테나 어레이설계시 안테나 소자간 전자기적 결합에 의한 어레이 안테나의 특성저하나 마이크로웨이브회로 또는 초고속의 디지탈 프린트 회로기판 설계시 연결선 특성임피던스와 연결선간의 crosstalk에 의한 회로성능 저하 문제를 해석하는데 아주 유효하다. 이 근사식에 의한 상호임피던스 수치해석 결과와 함께 계산에 소요되는 CPU 시간을 예시함으로써 본 근사식의 정확성 및 효율성을 입증하여 보았다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.573-576
• /
• 2004

This paper proposes an analytic method that can estimate delay time considering crosstalk noise at an arbitrary node of RC-class interconnects under saturated ramp input using a simple closed-form expression. In the case of single interconnects, algebraic expression presented in existent research can estimate delay time under ramp input using delay time under step input, and we applied it to estimate delay time considering crosstalk noise. As the result, we can provide a intuitive analysis about signal integrity of circuits that include crosstalk noise reducing computational complexity significantly.

• 대한조선학회지
• /
• 제27권2호
• /
• pp.40-46
• /
• 1990

이산 보오텍스를 내포하고 있는 이상유체의 비정상 유동에 의하여 원주에 작용되는 양력과 항력을 계산하기 위한 수식을 유도하였다. 이 식은 유체유동에 대한 시뮬레이션에서 이산 보오텍스법을 적용할 때 사용될 수 있으며 복소평면 위에서 연결선 적분에 의하여 유도되었다. Sarpkaya의 공식과는 의미에 상당한 차이가 있는 항이 나와 있어 지금까지 얻어진 힘의 크기에 변화를 초래할 것으로 예상된다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제54권7호
• /
• pp.299-303
• /
• 2005

This paper proposes an analytic method can estimate delay time considering crosstalk noise at an arbitrary node of RC-class interconnects under saturated ramp input using a simple closed-form expression. In the case of single interconnects, algebraic expression presented in existent research can estimate delay time under ramp input using delay time under step input, and we applied it to estimate delay time considering crosstalk noise. As the result, we can provide a intuitive analysis about signal integrity of circuits that include crosstalk noise reducing computational complexity significantly.