• 제목/요약/키워드: 설계알고리즘

검색결과 7,298건 처리시간 0.036초

효율적인 멀티프로세서 스케줄링을 위한 전자 알고리즘 설계 (Genetic Algorithms for Efficient Multiprocessor Scheduling)

  • 박월선;박상일;남은미;윤성대
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2000년도 제13회 춘계학술대회 및 임시총회 학술발표 논문집
    • /
    • pp.550-556
    • /
    • 2000
  • 본 논문은 NP-complete문제중의 하나인 순서제약이 있는 병렬프로그램을 멀티프로세서 시스템 상에서 효율적으로 분배하기 위한 유전자 알고리즘 설계 방법을 제안한다. 순서제약 조건을 만족하게 하는 새로운 염색체 코딩방법 및 휴리스틱한 스케줄링 알고리즘으로 정법한 해를 생성하고 프로세서 효율성을 고려한 평가 함수(evaluation function)와 우수한 유전인자를 이용하여 교배하는 교배연산자 등을 제안하였다. 그리고 제안한 알고리즘을 실험한 결과, 순서제약이 있는 다양한 형태(topology)의 병렬프로그램 스케줄링 문제에 대해서 제안한 유전자 알고리즘의 타당성을 확인하였다.

  • PDF

내비게이션 데이터 압축 알고리즘 평가 도구 설계 (Design of Navigation Data Compression Algorithm Assessment Tool)

  • 김호영;한상혁;김영국
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2011년도 춘계학술발표대회
    • /
    • pp.1317-1319
    • /
    • 2011
  • 최근 이동통신 기술의 발전과 소형화된 무선 기기의 보급으로 위치 기반 서비스(Location-Based Service)의 이용이 보편화되고 있다. 위치 정보를 이용하기 위해서는 이동하고 있는 위치 정보를 일정한 주기마다 저장해야 하는데, 모바일 환경에서는 저장 공간의 제약 때문에 위치 정보를 짧은 주기로 저장한다면 정보의 정확도를 높일 수 있지만, 저장할 수 있는 정보의 양이 적어 장시간동안 위치 기반 서비스를 이용하는 데 불편함이 있을 수 있다. 이러한 이유 때문에 적은 저장 공간을 활용하면서 정보의 정확도를 높일 수 있는 압축 기법이 필요하다. 연속적인 위치 정보, 즉 좌표로 구성된 위치 정보들의 집합인 내비게이션 데이터를 압축하기에 적절한 공정 데이터 알고리즘들이 있는데, 이 알고리즘을 평가 및 비교 분석할 수 있는 성능 평가 도구인 NDCAAT(Navigation Data Compression Algorithm Assessment Tool)를 설계한다. NDCAAT는 GPS 및 네트워크 장비를 통해 위치 정보를 얻고, 이를 여러 압축 알고리즘을 적용하여 압축 알고리즘의 비교, 분석 및 성능평가를 하는 도구이다.

자동미분을 이용한 뼈대구조의 다단계 최적설계 (Multi-Level Optimization of Framed Structures Using Automatic Differentiation)

  • 조효남;정지승;민대홍;이광민
    • 한국강구조학회 논문집
    • /
    • 제12권5호통권48호
    • /
    • pp.569-579
    • /
    • 2000
  • 본 논문에서는 지진하중이 작용하는 뼈대구조에 대해 자동미분(Automatic Differentiation)을 이용한 개선된 다단계 최적설계 알고리즘을 제안하고자 한다. 제안된 알고리즘의 효율성을 위해 전체구조계와 구조요소계 최적설계를 각각 분리하는 분해기법을 적용한 다단계 최적설계기법과 제약조건소거기법을 본 알고리즘에서 조합하여 사용하였다. 또한 수치계산을 효율적으로 수행하기 위해 중간매개변수를 사용하여 휨모멘트나 진동수와 같은 근사구조응답을 이용한 효율적인 재해석기법을 제시하였다. 복잡한 음함수 형태인 동적구조응답에 대한 민감도분석을 정확하고 효율적으로 계산하기 위해 자동미분기법을 사용하였다. 수치예제를 근거로 다단계알고리즘의 효율성과 신뢰성을 기존의 단순다단계알고리즘과 비교하여 제시하였다.

  • PDF

지능형 LED 점등시스템을 위한 점등제어 알고리즘 설계 (Design of Lighting Control Algorithm for Intelligent LED Lighting System)

  • 홍성일;인치호
    • 전기전자학회논문지
    • /
    • 제16권3호
    • /
    • pp.274-282
    • /
    • 2012
  • 본 논문에서는 지능형 LED 점등시스템을 위한 점등제어 알고리즘 설계를 제안한다. 제안하는 점등제어 알고리즘은 각각의 센서노드에서 감지된 환경정보를 데이터 버스를 통해 MCU에 전송한다. MCU의 제어 소프트웨어는 설정된 제어방식에 따라 신호 값을 이용하여 조광레벨을 계산하고 결과를 비교하여 레벨유지를 결정하도록 설계하였다. 또한 LED 조명기기에 점등제어 알고리즘을 이용하여 완전대칭 되는 패턴생성에 의하여 회전 및 반전 기법을 주기적으로 교차 수행하여 점등되도록 설계하였다. 본 논문에서 제안한 점등제어 알고리즘은 안정적으로 점등제어를 하는 시스템을 설계하여 전송 데이터의 신뢰성을 높이고 91%의 이벤트 전달 비율을 유지하였다. 또한, 조명기기의 광속은 32% 감소되었고 소비전력은 49% 감소되었으며 발열량은 32% 감소되었다. 결과적으로 LED의 수명은 50% 증가되어 에너지 효율성을 향상할 수 있었다.

SEED 블록 암호 알고리즘의 파이프라인 하드웨어 설계 (A Pipelined Design of the Block Cipher Algorithm SEED)

  • 엄성용;이규원;박선화
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권3_4호
    • /
    • pp.149-159
    • /
    • 2003
  • 최근 들어, 정보 보호의 필요성이 높아지면서, 암호화 및 복호화에 관한 관심이 커지고 있다. 특히, 대용량 정보의 실시간 고속 전송에 사용되기 위해서는 매우 빠른 암호화 및 복호화 기법이 요구되었다. 이를 위한 방안중의 하나로서 기존의 암호화 알고리즘을 하드웨어 회로로 구현하는 연구가 진행되어 왔다. 하지만, 기존 연구의 경우, 구현되는 회로 크기를 최소화하기 위해, 암호화 알고리즘들의 주요 특성인 병렬 수행 가능성을 무시한 채, 동일 회로를 여러번 반복 수행시키는 방법으로 설계하였다. 이에 본 논문에서는 1998년 한국정보보호센터에서 개발한 국내 표준 암호화 알고리즘 SEED의 병렬 특성을 충분히 활용하는 새로운 회로 설계 방법을 제안한다. 이 방법에서는 암호 연산부의 획기적인 속도 개선을 위해 암호 블록의 16 라운드 각각을 하나의 단계로 하는 16 단계의 파이프라인 방식으로 회로를 구성한다. 설계된 회로 정보는 VHDL로 작성되었으며, VHDL 기능 시뮬레이션 검증 결과, 정확하게 동작함을 확인하였다. 또한 FPGA용 회로 합성 도구를 이용하여, 회로 구현시 필요한 회로 크기에 대한 검증을 실시한 결과, 하나의 FPGA 칩 안에 구현 가능함을 확인하였다. 이는 단일 FPGA 칩에 내장될 수 있는 고속, 고성능의 암호화 회로 구현이 가능함을 의미한다.

$2^n$개의 노드를 갖는 DCG 특성에 대한 병렬3치 논리회로 설계에 관한 연구 (A Study on the Parallel Ternary Logic Circuit Design to DCG Property with 2n nodes)

  • 변기영;박승용;심재환;김흥수
    • 전자공학회논문지SC
    • /
    • 제37권6호
    • /
    • pp.42-49
    • /
    • 2000
  • 본 논문에서는 2ⁿ개의 노드를 갖는 DCG 특성에 대한 병렬 3치 논리회로를 설계하는 알고리즘을 제안하였다. 회로의 집적도를 높이기 위한 다양한 연구분야 중 전송선의 신호레벨을 증가시켜줌으로써 회로내의 배선밀도를 낮출 수 있으며 병렬신호전송을 통한 신호처리의 고속화, 회로의 특성을 만족시키며 최적화할 수 있는 회로설계알고리즘은 모두 고밀도 집적회로를 구현하기 위한 유용한 수단이 될 수 있다. 본 논문에서는 특히, 노드들의 개수가 2ⁿ개로 주어진 DCG에 대하여 그 특성을 행렬방정식으로 도출해내고 이를 통해 최적화 된 병렬3치 논리회로를 설계하는 과정을 정리하여 알고리즘으로 제안하였다. 또한, 설계된 회로의 동작특성을 만족하도록 DCG의 각 노드들의 코드를 할당하는 알고리즘도 제안하였다. 본 논문에서 제안된 알고리즘에 의해 회로결선의 감소와 처리속도 향상, 비용절감 측면에서 유용하다 할 수 있다.

  • PDF

유전자 알고리즘을 이용한 비선형 광자결정 내의 완전 광 필터 트랜지스터 구조의 최적화 (Optimization for the structure of all-optical filter transistor in nonlinear photonic crystals using Genetic Algorithm)

  • 이혁재
    • 융합신호처리학회논문지
    • /
    • 제9권2호
    • /
    • pp.129-134
    • /
    • 2008
  • 본 논문에서는 적자생존 원리에 기반한 유전자 알고리즘을 이용하여 일차원 비선형 광자 결정 구조에 대해 분석하고, 광 트랜지스터로의 적용 가능성을 컴퓨터 시뮬레이션에 의해 증명한다. 이와 같은 형태의 최적 설계는 해석식이 필요한 steepest decent 최적 알고리즘과 달리 유전자 알고리즘은 탁월한 성능을 낼 수 있으며, 광 트랜지스터 뿐만 아니라 다른 광자 결정 광소자의 설계에 유용하게 적용될 수 있다. 또한, global minimum 최적해 부근에서 여러 가지의 해가 얻어지기 때문에 광 트랜지스터가 어떤 모양을 가져야 되는지 분석하는데 많은 도움을 주는 장점을 갖는다. 완전 광 필터 트랜지스터를 설계하기 위해 신경회로망 모델을 이용하여 초기 설계를 수행한 후, 유전자 알고리즘에 의해 최종적인 최적화 설계가 수행된다. 시뮬레이션으로부터 얻어진 일차원 광자 결정 트랜지스터의 스위칭 On/Off 비는 약 27dB 였다.

  • PDF

모듈환된 웨이블렛 신경망의 적응 구조 설계 (Adaptive Structure of Modular Wavelet Neural Network)

  • 서재용;김성주;조현찬;전홍태
    • 한국지능시스템학회논문지
    • /
    • 제11권9호
    • /
    • pp.782-787
    • /
    • 2001
  • 본 논문에서는 F-투영과 기하학적인 성장 기준을 이용하여 모듈화된 웨이블렛 신경망(MWNN)의 적응구조를 설계하기 위한 성장과 소거 알고리즘을 제안한다. 기하학적인 성장 알고리즘은 지역 오차를 고려한 추정 에러 기준과 이미 존재하는 다른 웨이블렛 함수와 근사적인 직교성을 보장하도록 웨이블렛 함수를 배열할 수 있는 각도 기준으로 구성되어 있다. 이러한 기준은 망의 설계자가 설계자의 의도대로 MWNN을 구성할 수 있는 방법론을 제시한다. 제안한 성장 알고리즘은 모듈과 모듈의 크기를 성장시킨다. 또한 소거 알고리즘은 MWNN의 모듈에 사용되는 웨이블렛 신경망의 지역화 특성에 기인한 문제점을 극복하기 위해 구성된 MWNN에서 불필요한 모듈의 노드나 모듈을 제거한다. 제안한 MWNN의 적응 구조 설계 알고리즘을 1, 2차원 대상 함수에 적용하여 성능을 검증하였다.

  • PDF

고정형 출력 궤환 제어기의 안정성과 복잡도 (Stability and Complexity of Static Output Feedback Controllers)

  • 양장훈
    • 한국항행학회논문지
    • /
    • 제22권4호
    • /
    • pp.325-335
    • /
    • 2018
  • 상태 궤환 제어기 설계에 있어서 상태 정보에 대한 접근의 제한성 때문에, 출력 궤환 제어기 설계에 대한 많은 연구가 수행되어 왔다. 그럼에도 불구하고 최적의 출력 궤한 제어기 설계는 여전히 풀리지 않은 문제로 남아 있다. 따라서, 기존에 수행되었던 관련한 다양한 고정형 출력 궤한 제어기 설계 연구 결과를 리뷰하고 복잡도와 안정성 관점에서 성능을 평가 비교함으로써 이 분야의 연구의 방향을 찾고자 한다. 또한, 기존 연구에서 제한적인 시스템 구성에서 제시되었던 알고리즘들을 어떤 시스템 구성에서도 적용가능할 수 있도록 리뷰하는 알고리즘을 완벽하게 제공한다. 리뷰하는 알고리즘은 모의 실험을 통해서 안정성 성능과 연산 시간으로 측정된 복잡도를 통하여 비교 평가한다. 모의실험 결과에 따르면, 대수에 의한 제어기 설계 알고리즘[20]이 가장 적은 복잡도를 가지는 반면에 스케링 변환 기반의 선형 행렬 부등식 알고리즘[18]이 대부분의 경우에 고복잡도를 가지고 가장 좋은 성능을 갖음을 확인하였다.

PS-NC GA를 이용한 최적 LAN 설계 (Optimal LAN Design Using a Pareto Stratum-Niche Cubicle Genetic Algorithm)

  • 최강희;정경희
    • 한국컴퓨터산업학회논문지
    • /
    • 제6권3호
    • /
    • pp.539-550
    • /
    • 2005
  • 본 논문은 연결비용 및 메시지 지연시간을 최소화하는 최적 LAM 설계를 위한 파레토 계층-적소 영역 유전자 알고리즘의 응용이다. 이러한 연구과제를 수행하기 위하여 LAN 설계를 위한 적합한 가능해의 표현 방법을 제안하고, LAN 설계 시 선택되는 여러 위상(topology) 형태는 지역적이고, 내선망에 가장 보편적으로 쓰이는 스패닝 트리 형태에 한정하여 유전자 알고리즘을 적용한다. 스패닝 트리를 초기 모집단의 염색체로 표현하기 위해 $Pr\ddot{u}fer$ 수 개념을 이용한다. $Pr\ddot{u}fer$ 수는 간결하면서도 스패닝 트리의 특징을 잘 반영하며 염색체 표현에 적합하다. 유전자 알고리즘에 의해 이중 목적에 맞는 적응도 평가함수의 산출하고, 파레토 계층-적소영역 선별 알고리즘을 사용하며, 적합한 유전연산자를 적용함으로써 다양한 해공간을 탐색하여 최적 LAN을 하여, 제안되었던 알고리즘이 꽤 짧은 시간에 다목적 LAN 설계 문제의 좋은 해답들을 제공할 수 있는 것으로 나타났다.

  • PDF