• 발명특허
• /
• 제15권10호통권176호
• /
• pp.46-50
• /
• 1990

• 발명특허
• /
• 제29권8호통권338호
• /
• pp.30-33
• /
• 2004

• 스마트미디어저널
• /
• 제12권2호
• /
• pp.83-90
• /
• 2023

양자 컴퓨터의 등장은 기존 해시함수 보안에 위협이 되고 있다. 본 논문에서 우리는 국내/국제 해시함수인 LSH, SHA2, SHA3, SM3에 대한 양자회로 구현 결과를 확인하고 비교 분석을 진행하였다. 양자 컴퓨터에서 기존 해시함수를 동작하기 위해서는 양자 회로로 구현되어야 하며 필요한 양자 자원 추정을 통해 양자 보안 강도를 확인할 수 있다. 우리는 각 논문에서 제안한 양자회로 구현 방법 및 양자 자원 추정 결과를 여러 방면에서 비교하고 이를 통해 향후 양자 컴퓨터 보안을 충족하기 위한 방안을 논의하였다.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.133-138
• /
• 2017

본 논문은 RC 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프의 구조를 제안하였다. RC 시정수 회로에서는 루프 필터 전압이 작은 시정수와 큰 시정수 값을 가지는 회로를 통과하여 비교기로 전달된다. 작은 시정수 값을 가지는 회로를 지나는 신호는 거의 루프 필터 출력 전압과 같은 값을 가진다. 큰 시정수 값을 가지는 회로를 지나는 신호는 루프 필터 출력전압의 평균값을 가지며, 비교기회로에서 기준 신호 역할을 한다. 비교기의 출력 신호는 루프 필터에 전류를 공급하는 보조 전하펌프를 제어한다. 루프 필터 출력 전압이 상승하면 보조 전하펌프는 루프 필터에서 전류를 방전시켜 루프 필터 출력 전압이 하강하게 하고, 또는 루프 필터 출력 전압이 하강하면 보조 전하펌프는 루프 필터에서 전류를 충전시켜 루프 필터 출력 전압이 상승하게 한다. 이런 부궤환 루프는 필터 출력 전압 변동 폭을 줄여서 지터 크기를 감소시켜준다.

• 한국수자원학회:학술대회논문집
• /
• 한국수자원학회 2009년도 학술발표회 초록집
• /
• pp.405-409
• /
• 2009

현재 하천의 유량측정을 위해 국내외에서 설치, 운영되고 있는 자동유량측정시설은 대부분 초음파유속계를 이용한 실시간 하천유량측정시스템이다. 이러한 초음파유속계는 도플러 방식 초음파유속계(ADVM)와 이동 시간차 방식 초음파유속계(UVM)로 구분되는데, 한강대교 등에 적용된 ADVM 방식에 비해 UVM 방식은 초음파 도달거리의 특성으로 인해 대부분 중소규모의 하천에 적용되어왔다. 이러한 UVM 방식을 하폭이 넓고 홍수시 수위변화가 심한 대규모하천에 적용하기 위해서는 여러 회선을 다층으로 구성하여 설치할 필요가 있는데, 한강의 여주지점은 16개의 회선을 5개의 층으로 구성하여 측정의 정확도를 높이고 홍수시 수위상승시에도 다양한 회선으로 유속을 측정할 수 있도록 하였다. 본 연구에서는 여주지점에 설치되어 운영 중에 있는 이동 시간차 방식 자동유량측정시설의 운영결과를 검토하고 측정치에 대한 검증을 위해 2008년 1월부터 12월까지의 유량측정결과를 검토하였다. 평 저수시는 유속계와 ADCP 이동보트를 이용한 연속측정결과와 비교하였으며 홍수시에는 봉부자 측정결과와 비교하였다. 기존 실측은 2008년 2월부터 12월까지 저수위 및 중 고수위에 걸쳐 실시하였으며, 프라이스유속계 22회, 이동식 ADCP 6회 그리고 부자를 이용한 방법 6회등, 총 34회가 이루어졌으며, 비교 결과 수위 1.5m 이하의 저 평수기에 평균 5.5%의 오차를 보였으며, 홍수시 검증측정유량과의 비교결과 7.6%의 오차를 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1218-1219
• /
• 2011

본 논문은 KA555 Timer을 이용한 PWM회로로 구성된 아날로그 방식의 DC-DC Buck Converter와 AVR ATmega128를 이용한 PWM회로로 구성된 디지털 방식의 Buck Converter을 설계하여 각각의 특성을 비교 분석하였다. 제안된 컨버터들은 공통적으로 전원을 공급받아 전압분압회로를 통해 DC-DC Buck Converter의 PWM 제어회로부에 공급되며, 아날로그방식 컨버터의 제어부는 KA555 timer을 이용하여 구형파회로와 미분회로를 구성하고, 출력된 삼각파와 정현파를 KA555 timer을 이용하여 PWM파형으로 제어한다. 디지털방식의 컨버터는 AVR RISC 8-bit 마이크로프로세서 ATmega128을 이용하여 PWM 제어부를 구성하고 이를 LCD창을 통해 그 값을 확인할 수 있도록 설계하였다. 본 논문에서는 두 가지 방식의 제어부를 구성하여 제작 및 실험함으로써, 각각의 장단점을 비교하여 시스템 구성시 요구조건인 소형경량, 단가저감, 효율 등을 비교하여 그 상황에 맞는 설계가 가능할 것이다.

• 한국진공학회지
• /
• 제10권1호
• /
• pp.72-80
• /
• 2001

본 논문에서는 ELA(excimer laser annealing) 및 SMC(silicide mediated crystallization) 공정으로 제작된 다결정 실리콘 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 화소의 전기적 특성을 Spice회로 시뮬레이션을 통해 비교 분석하였다. 복잡한 TFT-LCD 어레이 (array) 회로의 전기적 특성 분석을 위하여 GUI(Graphic User Interface) 방식으로 손쉽게 복잡한 회로를 구성할 수 있는 PSpice에 AIM-Spice의 다결정 실리콘 박막 트랜지스터 소자 모델을 이식하고, AIM-Spice의 변수 추출법을 개선 체계화하였으며 ELA 및 SMC공정으로 각기 제작된 다결정 실리콘 박막트랜지스터에 적용하여 단위 화소 및 라인 RC 지연을 고려한 화소 특성을 비교 분석하였다. 비교 결과 ELA 다결정 실리콘 박막 트랜지스터 소자가 SMC에 비해 TFT-LCD의 화소 충전 시간 및 킥백(kickback) 전압 특성이 모두 우수하게 나타남을 확인하였다.

• 한국통신학회논문지
• /
• 제40권4호
• /
• pp.740-749
• /
• 2015

종래의 LED(Light Emitting Diode) 조명을 사용한 가시광 통신에서 송수신기 회로 사이의 통신 거리가 증가함에 따라 가시광 채널의 페이딩과 채널의 경로손실 특성으로 인해 가시광 수신 회로의 포토다이오드에서 수신된 신호는 불규칙한 크기이며 감쇠된 특성을 가진다. 이런 문제점을 극복하기 위해, 이 논문에서는 가시광 통신의 통신거리 확장을 위해 반드시 필요한 거리 보상 회로가 내장된 비교기 문턱 전압 기반의 가시광 통신 회로를 제안하여 설계하고 가시광 시스템 시스템을 구현한다. 또한, 구현된 문턱값 기반 가시광 통신 시스템을 통신 거리와 통신 시스템 속도에 따라 종래 가시광 통신 시스템과 비교하여 제안된 방식시스템의 성능을 분석한다.

• The Journal of the Acoustical Society of Korea
• /
• 제14권2E호
• /
• pp.43-49
• /
• 1995

인공지능(AI)의 한기법인 Space Search 기법을 이용하여 회로의 단선 결함의 유무 및 결함위치를 찾아내는 방법을 제시하였다. 보통 회로의 결함은 단선 및 단락의 구조적 결함으로 나뉘어진다. 두가지 결함 모두 회로의 기능에 중대한 이상을 초래한다. 그중 단선에 의한 회로의 결함에 대하여 다루었다. 우선 회로를 net와 net의 연결 path에 따라 tree 구조로 변환하였다. 서로 독립된 net들은 서로 다른 tree의 node를 이루며 각각의 tree는 적기적으로 연결됨이 없다. 각 tree의 최상단부의 root node에 test vector를 입력하고 최하단부의 leaf node에서 vector를 관찰하여 입력된 test vector와 비교한다. 그 비교 결과 동일 유무에 따라 결함의 유무를 판정한다. 결함이 있다고 판정된 leaf node는 depth search 방법에 의하여 root node쪽으로 test vector를 관찰하여, 전기적 신호에 의하여 회로의 서놔 단선된 위치를 찾아내도록 하는 방법을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.493-502
• /
• 2001

기존의 논리 테스팅에 비하여 여러 가지 장점을 가지는 전류 테스팅을 위하여 새로운 내장형 전류 감지 회로를 설계하였다. 본 논문에서 제안된 내장형 전류 감지 회로는 시험 대상 회로에서 발생하는 전류와 인버터의 전류 발생 특성에 의해 복사되어진 전류를 비교함으로서 시험 대상 회로의 고장 존재 여부를 감지하여 Pass/Fail 신호로 발생시킨다. 설계된 회로는 차동 증폭 형태의 증폭기와 비교기로 이루어져 있으며, 시험 대상 회로의 전류를 복사해 내기 위한 인버터를 포함하고 있어서 총 10개의 트랜지스터와 3개의 인버터를 사용한다. 본 논문에서 제안된 내장형 전류 감지 회로는 고장 테스트를 위하여 별도의 클럭을 사용하지 않는다. 또한 모드 선택이 필요하지 않아 on-line 테스팅이 가능하며, Pass/Fail 신호를 칩의 외부로 전달하는 출력단자 하나를 제외하고는 별도의 제어단자가 필요하지 않은 장점을 가진다. HSPICE를 사용한 컴퓨터 모의 실험을 통하여 시험 대상 회로에 삽입된 고장을 정확하게 검출해 낼 수 있음을 확인하였다. 제안된 내장형 전류 감지 회로가 칩의 전체 면적에서 차지하는 면적소모는 8×8 병렬 승산기를 시험 대상 회로로 사용한 경우에 약 4.34 %로 매우 작아서 내장형 전류 감지회로에 의한 면적 소모에 대한 부담은 거의 없는 것으로 측정되었다.