• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.159-161
• /
• 2018

지난 수년 간 다량으로 배출되고 있는 폐 배터리를 에너지 저장장치(ESS)로서 재활용하고자 하는 연구가 활발히 진행되고 있다. 이러한 ESS 시스템에는 사용하는 배터리마다의 규격이나 이전 사용 시 수명, 배출 시 상태의 차이가 존재하기 때문에 각 배터리 간 셀밸런싱 시스템이 필수로 요구된다. 현재까지 직렬형, 병렬형 등이 연구되고 있지만 모듈화나 신뢰성 등을 만족 시키기 위해서는 병렬형이 유리하다. 본 논문에서는 양방향 리니어 레귤레이터를 사용하며 셀 벨런싱 회로가 없는 병렬형 충방전 시스템을 제안하고자 한다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
• /
• pp.125-128
• /
• 2000

가상적인 검출잡음을 가정하고 칼만 필타(Kalman Filter)를 고려하여 근사적 최적 레귤레이터의 특성에 가깝게 함으로써 견실 안정성을 회복할 수 있는 제어 시스템의 설계에 관하여 검토한다. 본 연구에서는 관측기를 이용한 최적 레귤레이터 계에 적분기를 결합한 견실제어계의 설계법을 나타내고 견실성을 회복할 수 있는 제어기의 파라미터 설정법을 나타낸다. 제어대상의 파라미터 변동에 의해서 생기는 등가인 외란을 억제하고 과도특성이 변하지 않는 제어 시스템을 모델 매칭의 원리에 기초하여 설계한다.

• 한국산학기술학회논문지
• /
• 제11권4호
• /
• pp.1222-1228
• /
• 2010

고속 PMIC를 위한 빠른 천이 응답 시간을 가지는 CMOS LDO 레귤레이터를 설계하였다. 제안하는 LDO 레귤레이터 회로는 기준전압회로와 오류증폭회로, 파워 트랜지스터 등으로 이루어지며, 출력전압의 안정성을 높이기 위하여 오류증폭 회로와 파워 트랜지스터 사이에 버퍼로써 2단 광대역 OTA를 추가하였다. 기존의 연구에서 제안된 가장 간단하게 구현할 수 있는 버퍼로는 소스팔로워 구조가 있으나, 출력 스윙이 좁고 신호 대 잡음비가 저하되는 문제점이 있었다. 본 논문에서는 2단 광대역 OTA를 버퍼로 사용하여 LDO 전압 레귤레이터의 출력 특성을 개선하였다. $0.5{\mu}m$ CMOS 공정을 이용하여 모의실험 한 결과, 라인 레귤레이션은 16 mV/V, 부하 레귤레이션 0.007 %/mA를 얻었다.

• 한국전자파학회논문지
• /
• 제26권1호
• /
• pp.71-80
• /
• 2015

한정된 배터리 용량으로 장시간 모바일 시스템을 구동시키기 위하여 저전력 설계에 대한 요구가 높아지면서 PMIC(Power Management IC)의 핵심 부분인 LDO(Low Drop-Out) 레귤레이터의 설계에 대한 관심이 증가하고 있다. 본 논문에서는 Dongbu HiTek $0.5{\mu}m$ BCDMOS 공정을 이용하여 최적화 기법 중 하나인 기하 프로그래밍(Geometric Programming: GP)을 통해 외부 커패시터가 없는 LDO 레귤레이터의 성능을 최적화하였다. 계수가 양수인 단항식 (monomial)으로 모델링된 트랜지스터의 특성 파라미터들을 이용하여 안정도(stability)와 PSR(Power-Supply Rejection)과 같은 LDO 레귤레이터의 특성을 기하 프로그래밍(Geometric Programming: GP)에 적용 가능한 형태로 유도하였다. 위상 마진(phase margin)과 PSR 모델은 시뮬레이션 결과와 비교하였을 때 각각 평균 9.3 %와 13.1 %의 오차를 보였다. 제안한 모델을 사용하여 PSR 제약 조건이 바뀔 경우, 자동화된 회로 설계를 수행하였고, 모델의 정확도를 검증하였다. 본 논문에서 유도된 안정도와 PSR 모델을 이용하면 회로의 목표 성능이 변화하더라도 부가적인 설계 시간을 줄이면서 목표 성능을 가진 회로를 재설계하는 것이 가능할 것이다.

• 한국산학기술학회논문지
• /
• 제22권1호
• /
• pp.37-44
• /
• 2021

수소연료전지차(FCEV)는 전기를 자체 생산하는 연료전지를 동력원으로 하고 있으며 기존 기계식 레귤레이터의 출구압은 시스템 사양에 의해 제작 시점에서 고정되며 순간적인 수소 공급량에 의한 출구압 강하가 발생하는 경우 수소의 공급유량이 부정확해지는 문제가 있다. 본 연구에서는 기존에 존재하는 1단 기계식 감압 레귤레이터를 보완하기 위한 2단 감압 레귤레이터의 형상 설계 및 재질 선정을 수행하였다. 2단계 감압을 통한 맥동과 느린 응답을 보상하고 고압 편차 문제를 해결하기 위해 감압 유닛의 접촉면 형상을 가공성을 고려하여 설계하였다. 기밀성 측면에서 TPU의 변형량은 최대 15.82% 작은 변위량을 보였으며, 재질 선정에서는 2단 감압에 보편성을 확보하고 다양한 수소 연료 공급시스템에 적용 가능한 전자식 솔레노이드를 고려하여 자성체를 선정하고 적절한 도금 종류를 검증하기 위한 수소 취성 및 내식성 평가를 실시하였다. 시편의 표면 부식은 Cr 도금의 경우에서만 발생되지 않았으며, 인장 시험을 통해 부식과정간 연신율을 비교하였을 때, 2% 이내의 차이를 확인하였다.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.154-157
• /
• 2017

본 논문에서는 하나의 입력 전압을 받아 두 개의 출력전압을 가지는 LDO 레귤레이터를 제안한다. 두 개의 출력은 각각의 피드백단을 갖는다. 또한 각각의 피드백 단은 서로 피드백 루프를 공유하며, 서로 피드백 루프를 공유 할 시 서로 미치는 영향을 최소화 하기 위하여 피드백 역할을 하는 PMOS를 추가하여 Load Transient Response를 완화 시켰다. 또한 하나의 바이어스 회로와 하나의 패스 트랜지스터를 사용함으로써 기존 두 개의 출력전압을 얻기 위해 두 개의 LDO 레귤레이터를 사용할 때 대비 면적이 절반으로 줄어들었다.

• 전기전자학회논문지
• /
• 제24권2호
• /
• pp.598-603
• /
• 2020

본 논문에서는 Push-Pull 패스 트랜지스터 구조로 인하여 향상된 Load Transient 특성을 향상시킨 LDO(Low Drop-Out)를 제안하였다. LDO 레귤레이터 내부의 오차증폭기의 출력단과 패스 트랜지스터의 게이트단 사이에 제안된 Push-Pull 회로와 출력단에 Push-Pull 회로를 추가하여 전압 라인에 들어오는 Overshoot, Undershoot를 개선시켜 기존의 LDO 레귤레이터보다 개선된 Load Transient 특성의 델타 피크 전압 값을 갖는다. 제안하는 회로는 Cadence의 Virtuoso, Spectre 시뮬레이션을 이용하여 삼성 0.13um 공정에서 특성을 분석하였다.

• 한국산업정보학회논문지
• /
• 제21권1호
• /
• pp.1-6
• /
• 2016

본 논문에서는 기생 트랜지스터를 억제하여 대기 전류를 낮춰 기동전류를 개선한 수직 PNP 트랜지스터의 특성을 소개한다. 기생 효과를 억제하기 위해, 회로 변경 없이 "DN+ 링크"를 사용하여 기생 PNP 트랜지스터를 억제 시킨 수직 PNP 트랜지스터를 설계하였으며, 표준 IC 프로세서를 이용한 LDO 레귤레이터를 제작했다. 제작된 기생 PNP 트랜지스터의 hFE 가 기존의 18에서 0.9로 감소하였다. 개선된 "DN+ 링크" 구조 수직 PNP 트랜지스터로 제작된 LDO 레귤레이터의 기동 전류는 기존의 기동 전류 90mA에서 32mA 로 감소되었다. 이로 인해 대기상태에서 저 소비전력을 구현한 LDO 레귤레이터를 개발하였다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.506-510
• /
• 2021

본 논문에서는 current detection 구조로 인하여 load regulation의 변화를 향상시킨 LDO를 제안하였다. 제안된 LDO 레귤레이터는 출력단에 제안된 current detection 회로를 추가하였다. 그로인하여 출력에 부하전류에 따른 전압 값의 regulation을 향상시켜 기존 LDO 레귤레이터보다 load Regulation의 변화량을 향상시켰다. 제안한 current detection 구조를 사용하여 부하전류의 변화에 따른 출력 변화를 약 60 % 가량 향상시킬 수 있었다. Cadence의 Virtuoso, Spectre 시뮬레이션을 사용하여 특성을 시뮬레이션 및 검증하였다.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.722-726
• /
• 2019

본 논문에서는 고주파 영역에서의 전원잡음제거 (PSR) 특성이 개선된 low drop-out (LDO) 레귤레이터를 제안한다. 특히, PMOS 전력 스위치의 유한한 출력저항을 관통하는 고주파 전원잡음을 상쇄하기 위해 출력저항이 큰 NMOS 트랜지스터를 보상 회로로 추가하였다. 보상 트랜지스터에 의한 전원잡음제거는 해석적으로 설명하여 개선에 대한 방향을 제시하였다. $0.35{\mu}m$ 표준 CMOS 공정으로 회로를 제작하고 Spectre 시뮬레이션을 수행하여 10MHz에서 기존의 LDO 레귤레이터 대비 26dB의 PSR 개선을 확인하였다.