• 대한전자공학회논문지TC
• /
• 제46권11호
• /
• pp.50-55
• /
• 2009

본 논문에서는 분포정수 회로합성을 이용하여 최적의 정전용량 흡수 능력을 갖는 분포증폭기를 설계한다. 증폭기를 구성하는 여파기의 전달함수는 저역통과 Chebyshev 근사로 합성하며, 이의 정전용량 흡수 능력은 최소 삽입손실(MIL)과 리플의 함수로 계산한다. 분포증폭기의 능동 소자는 S-퍼래미터를 이용하여 등가회로로 모델링하며, 이의 정전용량은 전달함수의 MIL과 리플을 적절히 조정함으로써 여파기 구조로 흡수한다. 이의 응용 예로써, 0.1~7.5GHz의 주파수 대역에서 약 12.5dB의 이득을 갖는 분포증폭기를 설계하며, 실험을 통하여 정전용량 흡수 능력을 고려한 분포정수 회로합성이 분포증폭기의 설계에 유용하게 이용될 수 있음을 입증한다.

• 센서학회지
• /
• 제4권4호
• /
• pp.29-40
• /
• 1995

본논문(本論文)에서는 정전유도(靜電誘導) 트랜지스터의 잡음원인분석(雜音原因分析)을 위하여 직류(直流) 및 잡음특성(雜音特性), 잔존성분(殘存成分), 입력용량등(入力容量等)의 정무화(定武化)에 필요(必要)한 잡음(雜音) 등가회로(等價回路)를 제안(提案)하였다. 가장 단순(單純)한 잡음(雜音) 등가회로(等價回路)는 정전유도(靜電誘導) 트랜지스터의 동작원리(動作原理)에 의한 모델이며, 이 모델에 의한 실측치(實測値)가 산탄(shot) 잡음(雜音)보다 작게 나타났다. 소스 저항(抵抗)이 삽입(揷入)된 등가회로(等價回路)에서는 소스 저항(抵抗)의 부귀환효과(負歸還效果)에 의하여 산탄 잡음(雜音)이 저감(低減)됨을 확인(確認)하였다. 정확(正確)한 잡음저감원인(雜音低減原因)을 분석(分析)하기 위하여 소스 저항(抵抗)과 드레인 저항(低抗)의 계산식(計算式)을 유도(誘導)하기 위한 등가회로(等價回路)를 제안(提案)하였다. 등가회로(等價回路) 확인(確認) 실험(實驗)에서는 잔존성분(殘存成分)에 대한 신호원저항(信號源抵抗)과 출력부하저항(出力負荷抵抗)의 영향(影響)은 작으며, 잔존성분(殘存成分)은 입력환산등가잡음저항(入力換算等價雜音抵抗)으로 나타낼 수 있다. 또한, 입력용량(入力容量)은 부하저항(負荷抵抗)이 $0{\Omega}$일 때 13.6pF이며, 게이트 배선등(配線等) 정전유도(靜電誘導) 트랜지스터 동작(動作)에 직접(直接) 관여(關與)하지 않는 용량(容量)은 10pF정도(程度)이다.

• 한국자기학회지
• /
• 제12권5호
• /
• pp.168-173
• /
• 2002

본 연구에서는 인체모델(humman body model; HBM)을 터널링 자기저항(tunneling magneto resistance; TMR)소자에 연결하여 정전기에 대한 방전특성을 연구하였다. 이를 위해 제조된 TMR 시편을 전기적 등가회로 바꿔 HBM에 연결하여 PSPICE를 이용해 시뮬레이션 하였다. 이러한 등가회로에서 접합부분의 모델링 요소들의 값을 변화시켜 방전특성을 관찰할 수 있었다. 그 결과 시편의 저항과 정전용량 성분의 값이 다른 요소들에 비해 수배에서 수백 배까지 커서 정전기 방전(electrostatic discharge; ESD) 민감도를 좌우하는 주요한 요소임을 알 수 있었다. 여기에서 ESD현상에 대한 내구성을 향상시키기 위해서는 정전용량을 증가시키는 것 보다 접합면과 도선의 저항값을 줄이는 것이 유리하다. 그리고 직류 전압에 대해 절연층의 전위 장벽이 낮아져 많은 전류가 흐르게 되는 항복(breakdown)전압과 셀의 물리적 구조 및 성질이 변형되어 회복되지 못하는 파괴(failure)전압을 측정하여 DC 상태에서의 내구성을 연구하였다. 이 결과를 HBM 전압에 대한 파괴 전압으로 간주하여 TMR 소자가 견딜 수 있는 HBM 전압을 예측할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.1-12
• /
• 2003

본 논문에서는 과도상태 회로 시뮬레이션에서 각각의 단일전자 트랜지스터 (Single electron transistor: SET)가 독립적으로 다루어질 수 있는 영역을 체계적으로 조사했다. Interconnection 정전용량이 충분히 큰 회로의 과도상태 시뮬레이션에서도 정상상태 경우와 마찬가지로 각각의 SET가 독립적으로 다뤄질 수 있음을 찾았다. 그러나, 각각의 SET들이 서로 독립적으로 다뤄질 수 있는 interconnection의 부하정전용량은 정상상태보다 약 10배 정도 크다. 이런 조건에서 SPICE에 적용 가능한 단일전자 트랜지스터 (Single electron transistor: SET)의 과도상태 compact 모델을 제시한다. 이 모델은 SPICE main routine의 admittance 행렬과 전류 행렬 구성 요소를 효율적으로 만들기 위해 새롭게 개발된 등가회로 접근방식에 기초한다. 과도상태 모델은 전자우물 안의 전자 개수를 정확히 계산하기 위해서 시변 master 방정식 solver를 각각 포함한다. 이 모델을 이용해서 단일전자 회로 및 단일전자 소자/회로와 CMOS 회로가 결합한 SET/CMOS hybrid 회로를 성공적으로 계산했다. SPICE에 적용된 기존의 시뮬레이터의 결과와 비교해서 상당히 일치하며 CPU 계산 시간도 더 짧아짐을 보인다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.58-59
• /
• 2011

본 논문은 전류에 따른 NiMH 배터리의 성능 변화를 충 방전 실험을 통하여 비교 분석하였다. 따라서 실험을 통하여 NiMH 배터리의 데이터시트에 있는 충 방전 특성곡선과 실제 실험을 통한 충 방전 특성곡선을 비교 분석한다. 또한 충 방전 전류의 크기에 따라 변하는 특성곡선의 차이를 비교 분석한다. 전류 변화에 의한 배터리 분석을 위해 0.2C, 0.5C, 1C, 2C 정전류 충 방전 실험과 동일한 C-rate로 펄스전류로 충 방전 실험을 하였다. 실험을 통해서 얻은 데이터로 1차 Randles 등가회로를 통해 C-rate변화와 잔존용량 변화에 의한 파라미터 분석과 잔존용량-개로전압 곡선에서의 충 방전 히스테리시스를 알아보았다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2006년도 전력전자학술대회 논문집
• /
• pp.424-427
• /
• 2006

본 논문에서는 DVR 시스템 구성을 위한 환경친화적 EDLC(전기이중층콘덴서)의 특성해석에 관한 연구를 수행하였다. 순시적인 전압 새그 발생시 급속 충 방전 및 에너지 밀도를 고려한다면 기존 전해캐패시터 보다는 EDLC의 채용이 적당하다. EDLC를 채용한 DVR시스템에서 EDLC의 등가직렬저항 및 정전용량 등은 DVR 인버터의 부하 용량 결정에 따른 보상시간을 결정하므로 이의 내부 특성을 해석할 수 있어야만 한다. 따라서 본 연구에서는 EDLC의 내부 파라미터 추출기법 및 구동부의 DC/DC 컨버터에 관한 해석을 수행하고 EDLC를 채용한 DVR의 구성에 따른 실험결과를 제시한다.

• 한국전산유체공학회지
• /
• 제11권3호
• /
• pp.46-51
• /
• 2006

This paper presents the numerical results of fluid flow and mixing in a microfluidic device for electro-osmotic flow (EOF) with an trapezoidal electrode array on the bottom wall (ETZEA). Differently from previous EOF in a channel which only transports fluid in colloidal system. ETZEA can also be utilized to mix a target liquid with a reagent. In this study we propose a method of controlling fluid flow and mixing enhancement. To obtain the flow and mixing characteristics, numerical computations are performed by using a commercial code, CFX-10, and a self-made code LBM-D. It was found that the flow near the trapezoidal electrode in the ETZEA is of 3-D complex flows due to the zeta potential difference between the trapezoidal electrode and channel walls, and as a consequence the hetrogeneous zeta potential on the electrodes plays an important role in mixing the liquid.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 추계학술대회 논문집 전력기술부문
• /
• pp.112-114
• /
• 2007

전력선에서 발생하는 자속으로 인해 주변 통신선이나 도체에 영향을 주는 유도장해는 특히 전력선의 지락사고 시 전력선에서 발생한 큰 자속이 주변 통신선 등에 쇄교하여 높은 전자유도 전압을 발생한다. 선로 정수를 계산하여 자체적으로 인덕턴스와 정전용량 계산이 가능한 EMTP를 통하여 154kV 전력선의 실측데이터를 바탕으로 1선 지락사고 시의 전력전송 등가모델을 구현하여 주변 통신선에 유도되는 전압을 시뮬레이션을 통해 자료를 얻는다. 이론적으로 알고 있는 유도장해를 실험을 통하여 확인함을 이 논문의 목표로 한다.

• 한국해양환경ㆍ에너지학회지
• /
• 제15권1호
• /
• pp.22-24
• /
• 2012

엔진오일 상태에 따라서 엔진 오일의 유전율이 변화하게 된다. 오일의 유전율은 프로브의 특성 임피던스와 관계가 있으며, 프로브의 특성 임피던스는 프로브 입력단의 반사 신호를 결정한다. 본 논문에서는 프로브의 등가회로를 유도하고 정전용량 측정에 의해서 구한 유전율의 변화에 따른 프로브의 반사 계수를 이론적으로 계산 하였다. 결과로 오일의 상태가 열화 되면 반사 계수가 증가 되는 것을 알 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 정기총회 및 학술대회 전문대학교육위원
• /
• pp.74-76
• /
• 2008

본 논문에서는 Super-Capacitor라 불리우는 EDLC(전기이중층콘덴서)의 고장진단을 위한 파라미터의 특성 해석에 관한 연구를 수행하였다. 에너지의 저장 및 전압연계를 위한 전력변환장치에는 납측전지 또는 전해커패시터를 사용하여 왔으나 환경문제 및 에너지밀도의 측면에서 불리하여 최근에는 Super-Capacitor의 사용이 주목을 받고 있다. 본 논문에서는 이러한 EDLC의 내부 특성을 해석하기 위하여 EDLC의 등가직렬저항 및 정전용량을 측정하여 진단데이터에 활용이 가능토록 하였으며, 또한 EDLC를 적용한 순간전압 보상장치의 응용 실험을 수행하여 그 결과를 제시하였다.