• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.372-377
• /
• 2013

DGMOSFET의 항복전압에 대하여 고찰하였으며 이를 위하여 포아송방정식의 분석학적 해 및 Fulop의 항복전압 조건을 사용하였다. DGMOSFET는 게이트단자의 전류제어능력 향상으로 단채널 효과를 감소시킬 수 있다는 장점이 있다. 그러나 단채널에서 나타나는 항복전압의 감소는 피할 수 없으므로 이에 대한 연구가 필요하다. 포아송방정식을 풀 때 사용하는 전하분포함수에 가우시안 함수를 적용함으로써 보다 실험값에 가깝게 해석하였으며 이때 이중게이트 MOSFET의 소자크기에 따라 항복전압의 변화를 관찰하였다. 본 연구의 전위모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압을 분석할 것이다. DGMOSFET의 항복전압을 관찰한 결과, 채널길이가 감소할수록 그리고 도핑농도가 증가할수록 항복전압이 감소하는 것으로 나타났다. 또한 게이트산화막 두께 및 채널두께에 따라서 항복전압의 변화가 관찰되었다.

• 한국철도학회논문집
• /
• 제13권5호
• /
• pp.504-508
• /
• 2010

고전압 절연 게이트 바이폴라 트랜지스터 (IGBT)의 개발로 기존의 GTO(Gate Turnoff Thyristor)가 적용되는 분야에서 더 효율적인 새로운 소자로 인정받고 있다. IGBT는 금속 산화막 반도체 트랜지스터(MOSFET)와 바이폴라 전력 트랜지스터의 장점을 결합한 소자이다. IGBT의 전기적 특성의 변화는 주로 입력단자에 MOSFET와 출력단자에 PNP 트랜지스터의 특성에 달려있다. IGBT의 가장 중요한 설계변수중의 하나인 문턱전압의 변화는 방사선이 존재하는 환경에 게이트 산화막(oxide)에서 전하포획(charge trapping)에 의해 발생되고 에너지 손실을 야기시킨다. 또한, 에너지 손실은 초퍼회로의 인덕턴스 값이 변화될 때 발생됨을 연구한다. 본 논문에서 IGBT의 전기적 특성을 SPICE로 시뮬레이션하고, IGBT 기반 인덕턴스와 문턱전압의 변화에 따른 전기적 특성을 분석하고자 한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.147-150
• /
• 2004

Back gate가 있는 $SiO_2$ 기판에 SWCNT(Single Walled Carbon Nanotube) 분산액을 도포하여 SWCNT 네트워크를 형성하였다. 금선을 shadow mask로 사용하여 $10{\mu}m$ 간격의 2단자 금 전극을 열 증착을 통해 형성하였다. 현미경 포토리소그래피를 통하여 시료의 가장자리를 Photoresist로 남겨두어 시료 가장자리의 나노튜브를 통한 단락을 방지하였다. 전류-전압 특성, 게이트 특성과 온도 의존성은 DAQ(Data Aquisition) 보드와 Keithley 2400을 사용하여 측정하였고, Labview 기반 프로그램을 통해 제어하였다. 음의 게이트 전압에서의 저항 감소를 관측함으로써 네트워크 상태에서의 게이트 의존성이 P 형 반도체 성질을 보여줌을 알 수 있었으며, 온도가 올라감에 따라 저항이 지수 함수적으로 증가하는 것으로부터 네트워크의 온도 의존성이 금속성 온도 의존성을 가지는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제18권8호
• /
• pp.1925-1930
• /
• 2014

본 연구에서는 비대칭 이중게이트(double gate; DG) MOSFET의 채널 내 도핑분포함수에 따른 전도중심과 문턱전압이하 스윙의 관계에 대하여 분석하였다. 비대칭 DGMOSFET의 채널크기는 매우 작기 때문에 불순물의 수가 매우 작으므로 고 도핑된 채널의 경우에 대하여 분석하였다. 이를 위하여 포아송방정식에서 해석학적 전위분포모델을 유도하였으며 도핑분포함수는 가우스분포함수를 사용하였다. 해석학적 전위분포모델을 이용하여 전도중심 및 문턱전압이하 스윙모델을 유도하였으며 채널길이 및 채널두께가 변할 때, 도핑분포함수의 변수인 이온주입범위 및 분포편차에 따른 전도중심 및 문턱전압이하 스윙의 변화를 관찰하였다. 결과적으로 전도중심이 상단게이트 단자로 이동할 때, 문턱전압이하 스윙 값은 감소하였으며 단채널 효과에 의하여 채널길이 감소 및 채널두께 증가에 따라 문턱전압이하 스윙 값은 증가하였다.

• 조명전기설비학회논문지
• /
• 제17권6호
• /
• pp.83-88
• /
• 2003

본 논문에서는 IPM의 전기적인 기생 성분 중에서 성능에 가장 크게 영향을 미치는 밀러 커패시턴스에 의하여 발생하는 오동작을 시뮬레이션을 통하여 증명하고 이를 최소화하기 위한 방법을 제시한다. 게이트와 컬렉트 단자간에 형성되는 밀러 커패시턴스와 밀접하게 관련된 게이트-에미터 사이의 기생 커패시턴스와 게이트 저항과의 상관 관계를 PSpice 시뮬레이션을 통하여 분석한다. 또한 시뮬레이션 결과를 바탕으로 IPM의 오동작을 최소화하기 위한 보조 회로를 삽입한 주문형 IPM을 제시한다. 표준형 IPM과 오동작 방지를 위해 보조회로가 삽입된 주문형 IPM의 실험 파형을 통해서 주문형 IPM이 약 3 [V]의 오동작에 대한 여유 전압을 가짐을 확인할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.730-733
• /
• 2008

본 연구에서는 MicroTec을 이용하여 MOSFET IV특성곡선을 분석하였다. 일반적으로 MOSFET은 4단자로 구성되며, 금속-산화물-반도체부분(또는 MOS커패시터 부분)이 트랜지스터의 핵심을 이루고 있다. MicroTec을 사용하여 Process한 모델을 바탕으로 MOSFET의 IV특성곡선을 분석하기 위해서 각각의 Directive와 Subdirective에 파라미터값을 지정하고 파라미터값의 변화에 따라 IV특성 곡선의 변화를 분석하였다. 드레인전류와 게이트 소스전압, 드레인 소스 전압 사이의 관계를 수학적으로 유도할 것이다. 전류-전압 관계에서 나타나는 2개의 특성변수는 소스와 드레인 사이의 거리인 채널의 길이와 폭이다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.462-467
• /
• 2022

피드백 버퍼 구조는 오버슈트 및 언더슈트 현상 및 출력전압의 레귤레이션을 완화하기 위해 제안된다. 기존의 LDO 레귤레이터는 일정한 부하전류의 변화로 인해 발생하는 레귤레이션 전압 변화를 겪는다. 따라서 패스 트랜지스터의 게이트 단자의 전류를 충방전함으로써 패스 트랜지스터의 동작 속도가 향상된다. 피드백 버퍼 구조를 갖는 LDO 레귤레이터는 3.3~4.5V에서 동작하며 출력 전압은 3V이며, 최대 150mA의 부하 전류를 가집니다. 시뮬레이션 결과에 따라 부하전류가 150mA까지 일정하게 변화하였을 때 6.2mV의 레귤레이션 값을 확보하였다.

• 한국통신학회논문지
• /
• 제22권10호
• /
• pp.2123-2135
• /
• 1997

고집적 SRAM을 구성하고 있는 일반적인 메모리 셀을 이용하여 저항성 단락을 MOSFET의 게이트-소오스, 게이트-드레인, 소오스-드레인에 적용시키고, 각 단자에서 발생 가능한 개방 결함을 고려하여 그 영향에 따른 메모리의 자장노드의 전압과 VDD에서의 정전류를 PSPICE 프로그램으로 분석하였다. 해석 결과를 고려하여 메모리의 기능성과 신뢰성을 향상시키기 위해 기능 테스트와 IDDQ 테스트에 동시에 적용할 수 있는 O(N)의 복잡도를 갖는 테스트 알고리즘을 제안하였다. 테스트의 질과 효율을 좀 더 향상시키기 위해 메모리에서 발생되는 고장을 검출하는 BIST 회로와 정전류의 비정상적인 전류의 흐름을 발생시키는 결함을 검출하는 BICS를 설계하였다. 또한 구현한 BIST/BICS 회로는 고장 메모리의 수리를 위해 고장 및 결함의 위치를 검출할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.683-685
• /
• 2012

본 연구에서는 두개의 게이트단자를 가진 차세대 나노소자인 DGMOSFET에 대하여 문턱전압이하영역에서 발생하는 단채널효과 중 문턱전압 및 드레인유도장벽감소의 변화를 스켈링이론에 따라 분석하고자 한다. 포아송방정식의 분석학적 해를 구하기 위하여 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 문턱전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 특성을 분석할 것이다. 분석결과 스켈링이론 적용시 문턱전압 및 드레인유도장벽감소 현상이 변화하였으며 변화정도는 소자 파라미터에 따라 변화한다는 것을 관찰하였다.

• 센서학회지
• /
• 제3권3호
• /
• pp.16-21
• /
• 1994

표준 CMOS공정으로 제작되며 게이트 콘트롤을 가지는 3단자형의 pin type 수광센서를 제안하고 이를 CMOS회로와 집적하여 제작하였다. $100{\mu}m{\times}120{\mu}m$ 크기로 제작된 수광센서의 암전류(Dark current)는 -5V에서 1nA이하, 정전용랑은 0.75pF, 항복전압(Breakdown voltage)은 -l4V이상의 특성을 보였다. 응답도는 $0.805{\mu}m$의 파장에서 0.19A/W(양자효율 30%), $0.633{\mu}m$에서는 0.25A/W(양자효율 50%)였으며 게이트에 전압을 가하면 응답도가 증가하였다. 이 수광센서를 CMOS 디지탈 인버터와 집적했을때 $22k{\Omega}$의 전달이득(Transimpedance)을 가지며 $90{\mu}A$의 광전류로 별도의 증폭단없이 인버터를 스위칭시켰다.