• 한국시뮬레이션학회논문지
• /
• 제22권4호
• /
• pp.93-98
• /
• 2013

본 논문에서는, 초고집적과 초고내압 MOSFET를 위한 높은 임계전압에서 제안한 구조의 얕은 트랜치 접합 격리 구조에 대한 시뮬레이션 하였다. 열전자 스트레스와 열 손상의 유전 강화 전계의 물리적 기본 모델들은 주위 온도와 스트레스 바이어스의 넓은 범위에 걸친 집적화된 소자들에 있어서 분석하는 전기적의 목표인 TCAD 툴을 이용하였다. 시뮬레이션 결과, 얕은 트랜치 접합 격리 구조가 수동적인 전기적 기능 일지라도, 소자의 크기가 감소됨에 따라서, 초대규모 집적회로 공정의 응용에서 제안된 얕은 트랜치 격리 구조가 전기적 특성에서 전위차, 전계와 포화 임계 전압이 높게 나타났다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.41-44
• /
• 2015

소자의 집적화에 필수적인 소자 분리공정에서 화학약품의 오염 문제등을 발생시키는 화학적 기계연마기술(CMP) 공정을 사용하지 않고 벌크 finFET(fin field effect transistor) 의 트랜치 구조를 형성할 수 있는 공정에 대하여 제안하였다. 사진 감광막 도포시 발생하는 두께차이와 희생층으로 사용되는 실리콘 질화막을 사용하면 에칭 공정만을 사용하여 상대적으로 표면 위로 돌출된 부분의 실리콘 산화막 층을 에칭하는 것은 물론 finFET 의 채널로 사용되는 실리콘 트랜치 구조를 한번에 형성할 수 있는 특징을 갖는다. 본 연구에서는 AZ1512 사진 감광막을 사용하여 50 나노미터급 실리콘 트랜치 구조를 형성하는 공정을 수행하였으며 그 결과를 소개한다.

• 한국레이저가공학회지
• /
• 제18권1호
• /
• pp.7-11
• /
• 2015

In this paper, micro trench structure is fabricated by femtosecond laser for inserting optical reflecting wavelength filter in planar waveguide. The width and depth of the trench is controlled by femtosecond laser machining condition. Also, large scale of single channel with 500um and 1000um on silica plate is fabricated by femtosecond laser, and roughness of the channel surface is polished by $CO_2$ laser for the insertion of the filter. Then, the characteristic of the planar waveguide inserted the filter is verified.

• 한국정보전자통신기술학회논문지
• /
• 제9권2호
• /
• pp.155-161
• /
• 2016

본 논문은 광 도움 전기화학적 식각으로 나노갭 트렌치 구조를 형성하고 이를 이용해서 정전 용량형 가속도 센서를 설계하고 제작한 것에 대한 연구이다. 정전 용량형 가속도 센서의 감도를 증가시키기 위해 스프링에 연결된 관성질량과 연결된 전극과 감지전극 사이의 간격을 좁혀 커패시턴스의 변화량을 증가시키고 있다. 이를 실현시키기 위해 광-도움 전기화학적 식각을 이용하였고 ANSYS 프로그램을 이용하여 구조해석을 실시하여 $1mm{\times}mm$ 크기의 초소형 정전 용량형 가속도 센서를 설계하였다. 광-도움 전기화학적 식각의 실험 변수인 빛의 세기, dc 전압, 용액의 조성, 피치 등을 고려하여 가속도 센서는 제작 되었다. 최적 공정 조건은 dc전압 2V, Blue LED 20mA, 49wt%HF:DMF:D.I.Water=1:20:10, 피치 $20{\mu}m$이며, 폭 344nm, 깊이 $11.627{\mu}m$의 나노갭 트렌치가 형성되었다.

• Structural Engineering and Mechanics
• /
• 제11권5호
• /
• pp.503-518
• /
• 2001

In this paper, the procedure for deriving an infinite element that is compatible with the quadrilateral Q8 element is first summarized. Enhanced by a self mesh-expansion procedure for generating the impedance matrices of different frequencies for the region extending to infinity, the infinite element is used to simulate the far field of the soil-structure system. The structure considered here is of the box type and the soils are either homogeneous or resting on a bedrock. Using the finite/infinite element approach, a parametric study is conducted to investigate the effect of open and in-filled trenches in reducing the structural vibration caused by a train passing nearby, which is simulated as a harmonic line load. The key parameters that dominate the performance of wave barriers in reducing the structural vibrations are identified. The results presented herein serve as a useful guideline for the design of open and in-filled trenches concerning wave reduction.

• 전기학회논문지
• /
• 제58권7호
• /
• pp.1363-1374
• /
• 2009

This paper reviews the characteristics and technical trends in Power MOSFET technology that are leading to improvements in power loss for power electronic system. The silicon bipolar power transistor has been displaced by silicon power MOSFET's in low and high voltage system. The power electronic technology requires the marriage of power device technology with MOS-gated device and bipolar analog circuits. The technology challenges involved in combining power handling capability with finger gate, trench array, super junction structure, and SiC transistor are described, together with examples of solutions for telecommunications, motor control, and switch mode power supplies.

• Transactions on Electrical and Electronic Materials
• /
• 제8권1호
• /
• pp.1-4
• /
• 2007

This paper discusses two approaches for pre-polishing optimization of oxide chemical mechanical planarization (CMP) that can be used as alternatives to the commonly applied dummy structure insertion in shallow trench isolation (STI) and replacement gate (RG) technologies: reverse nitride masking (RNM) and oxide etchback (OEB). Wafers have been produced using each optimization technique and CMP tests have been performed. Dishing, erosion and global planarity have been investigated with the help of conductive atomic force microscopy (C-AFM). The results demonstrate the effectiveness of both techniques which yield excellent planarity without dummy structure related performance degradation due to capacitive coupling.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 추계학술대회 논문집 학회본부
• /
• pp.339-341
• /
• 1997

From this first studies, We have investigated the latch-up characteristics of various CMOS well structures possible with high energy ion implantation processes. In this study, we also investigated those of STI(Shallow Trench Isolation} structures with varing n+/p+ spacing and the depth of trench. STI structure is formed by T-SUPREM4 process simulator, and then latch-up simulations for each case were performed by MEDICI device simulator for latch-up immunity improvement. STI is very effective to preventing the degradation of latch-up characteristics as the n+/p+ spacing is reduced. These studies will allow us to evaluate each technology and suggest guidelines for the optimization of latch-up susceptibility.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.344-349
• /
• 2021

Super Junction구조는 항복전압과 온-상태 전압강하의 트레이드-오프 특성을 개선하고자 제안된 구조이다. 본 논문은 Super Junction IGBT P-Pillar 내부 영역에 Trench SiO₂를 성장시킨 구조를 제안한다. Super Junction구조에 인가되는 전계를 3D로 관찰 시 P-Pillar 내부에 전계가 인가되지 않는 영역을 확인하였다. Pillar영역의 부분저항은 각 Pillar의 크기와 항복전압에 의해 변동되는데 전계가 인가되지 않는 P-Pillar 내부 영역을 Trench 한 후 SiO₂를 성장시켜 P-Pillar의 크기를 감소시킨다. 4.5kV의 동일한 항복전압을 가질 때 온-상태 전압강하 특성이 Field Stop IGBT 대비 약 58%, 기존의 Super Junction IGBT 대비 19% 향상되는 것을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.52-52
• /
• 2009

To date, chalcogenide alloy such as $Ge_2Sb_2Te_5$(GST) have not only been rigorously studied for use in Phase Change Random Access Memory(PRAM) applications, but also temperature gap to make different states is not enough to apply to device between amorphous and crystalline state. In this study, we have investigated a new system of phase change media based on the In-Sb-Te(IST) ternary alloys for PRAM. IST chalcogenide thin films were prepared in trench structure (aspect ratio 5:1 of length=500nm, width=100nm) using Tri methyl Indium $(In(CH_3)_4$), $Sb(iPr)_3$ $(Sb(C_3H_7)_3)$ and $Te(iPr)_2(Te(C_3H_7)_2)$ precursors. MOCVD process is very powerful system to deposit in ultra integrated device like 100nm scaled trench structure. And IST materials for PRAM can be grown at low deposition temperature below $200^{\circ}C$ in comparison with GST materials. Although Melting temperature of 1ST materials was $\sim 630^{\circ}C$ like GST, Crystalline temperature of them was ~$290^{\circ}C$; one of GST were $130^{\circ}C$. In-Sb-Te materials will be good candidate materials for PRAM applications. And MOCVD system is powerful for applying ultra scale integration cell.