• 비파괴검사학회지
• /
• 제28권5호
• /
• pp.401-406
• /
• 2008

최근 바이오센서, 비파괴진단, 방위센서 등 다양한 분야에서 휴대가 가능하며 감도가 높은 자기센서에 대한 요구가 증대되고 있다. 연자성 리본의 거대 자기임피던스 효과를 이용한 새로운 휴대용 고감도 자기임피던스 센서 시스템을 개발하였다. 자기임피던스 센서는 $Co_{66}Fe_{4}Si_{15}B_{15}$ 연자성 비정질 리본을 공기중에서 자기장 열처리하는 방법으로 교환결합을 발생시켜 비대칭 자기임피던스 특성을 부여한 센서용 헤드와 신호처리 회로로 구성되었다. 개발된 센서는 $-1\;Oe\;{\sim}\;1\;Oe$의 다이나믹 레인지에서 선형에 가까운 특성을 보였으며 자기장 민감도는 약 10.5 V/Oe 였다. 자기임피던스 센서 시스템이 와이어로프의 결함 진단 장치에 응용될 수 있음을 보였다.

• Journal of Biosystems Engineering
• /
• 제35권5호
• /
• pp.310-315
• /
• 2010

The amount of salt intake of Korean people is 11.4 grams per a day, which is 2.3 times of the recommended daily salt intake by WHO - 5 grams of salt a day. The relationship between high salt consumption and increased risk of high blood pressure, observed not only in hypertensive but also in normotensive patients. High salt intake is also associated with an increased risk of heart attack, cerebral ischemia and osteoporosis. Therefore, this research is for developing a salt taste sensor to reduce sodium consumption and improve meal habits for the perception of a more bland taste of most foods. When the sensor was put into food sample, current intensity achieved with distribution cables. Current intensity was correlate with a simple equivalent of salt taste stimulus intensity. The salt taste sensor consists of salinity & temperature measuring probe, signal processing circuit and LCD display & LED warning light. When salinity is going over a set point, LCD displayer indicate salt taste on LCD panel by percent value (%), and at the same time, blue LED light change to red LED light. So we could know the grade of salt taste in soup before meals conveniently and objectively. The results show that operating range of 10 to $80^{\circ}C$ and accuracy of ${\pm}0.1%$ were achieved with an analysis time of about 2 or 3 sec. Moderate reductions in salt intake can help to avert adult diseases and lead a healthy life.

• 전자공학회논문지SC
• /
• 제37권2호
• /
• pp.43-49
• /
• 2000

본 논문에서는 저전압 저전력 시스템에 응용 가능한 CMOS 4상한 아날로그 멀티플라이어를 제안하였다. 제안된 멀티플라이어는 저전압에서 동작이 용이하며 아날로그 회로를 설계하는데 자주 이용되는 LV(Low-Voltage) 상보형 트랜지스터 방식의 특성을 이용하였다. LV 상보형 구조는 등가 문턱전압을 감소시킴으로서 회로의 동작전압을 감소시킬 수 있는 특징이 있다. 설계된 회로의 특성은 2V 공급전압하에서 0.6㎛ CMOS 공정파라미터를 갖는 HSPICE 시뮬레이션을 통하여 측정되었다. 이때 ±0.5V까지의 입력선형 범위내에서 선형성에 대한 오차는 1%미만이었다. 또한 -3㏈ 점에서의 대역폭은 290㎒, 그리고 전력소모는 373㎼값을 나타내었다.

• 한국태양에너지학회 논문집
• /
• 제32권3호
• /
• pp.146-152
• /
• 2012

To install a wind power generator, the survey on the wind environment resources must be conducted in advance. The survey on the wind environment resources is to collect and analyze data regarding the wind speed and direction on a data logger. The data logger consists of a sensor, signal processing circuit and storage device. According to the analysis of the stored data, the amount of power generation by the types of generators can be predicted and the most optimal generator including safety grade can be selected, and in case of installing a generator in the future, it can be utilized as basic data regarding supporting base and foundation construction method of survey points. Data logger was developed for a small wind power generator that is suitable for the international standard(IEC 61400) by using DSP-F28335 micro controller in this paper. It was developed to measure the wind speed of 1 [m/s]~17 [m/s], the wind direction of 0 [$^{\circ}$]~359 [$^{\circ}$], and temperature of -30 [$^{\circ}C$]~50 [$^{\circ}C$], and the comparative experiment with other companies' data loggers was conducted, and an error was measured to be less than ${\pm}0.1$ [m/s] for wind speed and less than +1 [$^{\circ}$] for wind direction.

• 센서학회지
• /
• 제6권2호
• /
• pp.137-144
• /
• 1997

본 논문에서 설계된 시스템은 ${\pm}2.5\;V$ 또는 +5 V의 환경에서 40 MS/s의 샘플링 속도로 약 70 mW의 정전력을 소비하는 고속 신호 처리용 CMOS 10 비트 파이프라인 A/D 변환기이다. 제안된 A/D 변환기는 각 단 사이의 신호를 빠르게 처리하고, 비교기 옵셋에 대한 넓은 보정 범위를 허용하기 위해 단당 1.5 비트 구조를 사용하였다. 고속 저전력 파이프라인 A/D 변환기의 설계를 인해 특별한 성능을 가진 연산 증폭기를 필요로 함에 따라 기존의 폴디드-캐스코드 구조를 기본으로한 이득 향상 구조의 연산 증폭기를 설계하였다. 특히, 연산 증폭기 자동 설계 도구인 SAPICE의 자체 개발로 최적의 성능을 가진 연산 증폭기를 구현하였다. 그리고 신호 비교 시에 소비되는 전력을 감소시키기 위해 정전력을 거의 소비하지 않는 비교기를 채용하였다. 제안된 A/D 변환기는 $1.0{\mu}m$ n-well CMOS 공정을 이용하였으며 ${\pm}0.6$ LSB의 DNL, +1/-0.75 LSB의 INL, 그리고 9.97 MHz의 입력 신호에 대해 56.3 dB의 SNDR의 특성을 보였다.

• 한국재료학회지
• /
• 제30권10호
• /
• pp.495-501
• /
• 2020

The various sintered samples comprising of 72 wt% (Al₂O₃) : 28 wt% (SiO₂) based ceramics were fabricated using a colloidal processing route. The phase analysis of the ceramics was performed using an X-ray diffractometer (XRD) at room temperature confirming the presence of Al₂O₅Si and Al_5.33Si_0.67O_9.33. The surface morphology of the fracture surface of the different sintered samples having different sizes of grain distribution. The resistive and capacitive properties of the three different sintered samples at frequency sweep (1 kHz to 1 MHz). The contribution of grain and the non-Debye relaxation process is seen for various sintered samples in the Nyquist plot. The ferroelectric loop of the various sintered sample shows a slim shape giving rise to low remnant polarization. The excitation performance of the sample at a constant electric signal has been examined utilizing a designed electrical circuit. The above result suggests that the prepared lead-free ceramic can act as a base for designing of dielectric capacitors or resonators.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.11-20
• /
• 1998

고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.82-90
• /
• 2011

저전력 전류-모드 신호처리를 위해 새로운 AB급 전류 감산기와 이를 이용한 노튼(Norton) 증폭기를 설계하였다. 전류 감산기는 트랜스리니어 셀(translinear cell), 2개의 전류 미러, 그리고 공통-이미터 증폭기로 구성되었다. 전류 감산의 원리는 트랜스리니어 셀로 입력되는 두 전류의 차가 전류 미러에 의해 얻어지고 이 전류는 공통-이미터 증폭기에 의해 ${\beta}$배 증폭되는 것이다. 노튼 증폭기는 설계한 AB급 전류 감산기와 광대역 전압 버퍼(buffer)로 구성되었다. 시뮬레이션 결과 전류 감산기는 $20{\Omega}$의 입력 저항, 50배의 전류 증폭도, $i_{IN1}$ > $i_{IN2}{\geq}4I_B$의 전류 입력 범위를 갖고 있다는 것을 확인하였다. 노튼 증폭기는 ${\pm}2.5V$ 공급전압에서 312MHz의 단위-이득 주파수, 130dB의 트랜스래지스턴스(transresistance), 4mW의 소비전력은 갖고 있다.

• 전력전자학회논문지
• /
• 제15권3호
• /
• pp.188-198
• /
• 2010

최근들어, 전기이중층 커패시터 등의 친환경 전력저장장치의 수요가 증가하면서, 이를 위한 양방향 충/방전기의 수요 또한 증가하고 있다. 그러나, 기존의 상용화된 아날로그 제어기를 사용하는 DC-DC 컨버터를 충 방전기로 사용하게 되면, 충/방전 레퍼런스를 제공하는 상위 디지털 제어기와 별도로 아날로그 제어기를 제작해야 하는 문제가 있고, 회로가 복잡해지며, 모드전환 시 과도응답이 좋지 않다. 이에 대한 대안으로 단일 디지털 제어기를 사용하게 되면 쉽게 구현 가능한 설계방식을 이용하여 양방향 시스템의 성능을 향상 시킬 수 있다. 본 논문에서는 단일 회로 단 양방향 벅-부스트 컨버터에 전기이중층 콘덴서를 이용한 친환경 전력저장장치의 양방향 충/방전 시스템을 구현하고, DSP(TI사 TMS320F28335)를 이용한 디지털 제어기를 적용하였다. MATLAB simulink를 이용하여 모의실험을 수행하였고, 하드웨어를 구성하여 실험한 결과, 모의실험과 마찬가지로 양방향 시스템의 응답특성이 개선되었음을 보여주었다.

• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.541-547
• /
• 2015

현재 반도체 제조 공정에서 집적회로의 소자 크기가 점점 작아짐에 따라 플라즈마 식각 공정에서의 식각 종료점 검출이 더 어려워지고 있다. 식각 종료점 검출은 위해서는 반도체 장비에 다양한 종류의 센서를 설치하고 이 센서를 통해 데이터를 얻고 분석해야 한다. 기존의 식각 종료점 검출 방식은 주로 By-product의 OES 데이터를 분석하여 진행되었는데 본 연구에서는 By-product 와 Etchant gas 의 OES 데이터를 함께 분석하여 식각 종료점 검출 결과에 신뢰성을 더 높이고자 하였다. 또한, 데이터 분석을 위해 OES-SNR, PCA, Polynomial Regression, eHMM 등의 기법들을 사용하여 진행하였다.