• 제목/요약/키워드: power MOS

검색결과 239건 처리시간 0.024초

MCT 소자를 위한 스너버 회로 특성 해석 및 설계 (Design and Characteristic Analysis of Snubber Circuits for MCT devices)

  • 김윤호;김윤복;류홍우;김찬기
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 1997년도 전력전자학술대회 논문집
    • /
    • pp.131-134
    • /
    • 1997
  • McT는 MOS-게이트형 사이리스터로써 MOS-게이트형 턴-온 및 턴-오프 특성과 낮은 도통 전압을 나타내는 소자이다. 그러나 SOA(Safe Operation Area)가 상대적으로 작기 때문에 스너버 회로를 필요로 한다. 본 논문에서는 간단한 MCT PSPICE 모델을 사용하여 스위칭 특성과 RCD 스너버의 특성을 분석하였고 스너버 회로 설계방식을 제안하였다.

  • PDF

Support MOS Capacitor를 이용한 Current Transfer 구조의 전류 메모리 회로 (Current Transfer Structure based Current Memory using Support MOS Capacitor)

  • 김형민;박소연;이대니얼주헌;김성권
    • 한국전자통신학회논문지
    • /
    • 제15권3호
    • /
    • pp.487-494
    • /
    • 2020
  • 본 논문에서는 정적소비전력을 줄이며, 전류 모드 신호처리의 장점을 최대로 올릴 수 있는 전류 메모리 회로 설계를 제안한다. 제안하는 전류 메모리 회로는 기존의 전류 메모리 회로가 갖는 Clock-Feedthrough와 Charge-Injection 등으로 인해 데이터 저장 시간이 길어지면서 전류 전달 오차가 심해지는 문제를 최소화하며, 저전력 동작이 가능한 Current Transfer 구조에 밀러 효과(Miller effect)를 극대화하는 Support MOS Capacitor를 삽입하는 설계로, 저장 시간에 따르는 개선된 전류 전달 오차를 보였다. 매그나칩/SK하이닉스 0.35㎛ 공정으로 칩 제작을 통한 실험 결과, 저장 시간에 따르는 전류 전달 오차가 5% 이하로 개선되는 것을 검증하였다.

전력거래소의 EMS-MOS 상태추정(계통해석) 정확도 검증 (EMS-MOS State Estimator(Network Analysis) Result's Verification in KPX)

  • 황경식;강형구;김태언;이건웅
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 추계학술대회 논문집 전력기술부문
    • /
    • pp.109-111
    • /
    • 2007
  • 전력거래소(KPX)는 전국에 산재된 발 변전소로부터 2초 혹은 4초 주기로 계통운영에 필요한 아날로그, 디지털 데이터를 실시간으로 취득하고 있다. 이렇게 취득한 데이터는 EMS 전력계통 감시 및 제어를 위한 각종 화면, 자동발전제어/경제급전(AGC/ED), 상태추정(SE), 상정고장해석(CA)등 실시간 계통운영과 조류계산(PF), 고장계산(SCT), STNET(PF, CA), 상정고장해석 등 검토모드로 급전소 휴전업무 검토에 활용되고 있다. 또한 EMS에서 취득한 실시간 데이터를 MOS(시장 운영시스템)로 보내어 상태추정을 추행하고 이 값을 기반으로 발전기별 경제적인 출력 값인 FMD(5분 급전지시)를 EMS로 보내어 EMS의 주요기능인 AGC(자동발전제어)로 경제적이고 안정된 출력 조정을 하고 있다. 이러한 이유로 EMS 및 MOS의 상태추정 견과의 정확도와 실행 안정성은 매우 중요하다고 하겠다. 본고에서는 EMS 계통해석기능 검증 결과와 향후 데이터 정확도 개선은 위한 과정의 일환으로 EMS의 상태추정과 MOS의 상태추정의 상호비교 결과를 소개하고자 한다.

  • PDF

급전지시시스템(MX)을 활용한 경계급전 제고 방안 (Economic Dispatch Improvement Using The Massage Exchange)

  • 김철식;사관주;안재승;박봉용
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 추계학술대회 논문집 전력기술부문
    • /
    • pp.9-11
    • /
    • 2007
  • 우리나라는 정부의 전력시장 구조개편 계획에 의거 2001년부터 전력시장을 도입하도록 하는 결정에 따라 초기단계 전력시장을 운영하기 위한 "발전경쟁 (CBP Cost Based Pool)시스템"을 국내기술로 개발하여 현재까지 운영중에 있다. 또한 단계적인 시장도입 정책에 따라 2004년 4일부터 운영할 예정이었던 전력시장운영시스템(MOS : Market Operating System)은 정부의 도매전력시장 개설중단이란 정책변경으로 우수한 성능과 기능을 보유하고 있음에도 불구하고 활용이 불투명하기 도 하였으나, 2007년 세계최초로 발전경쟁시장시스템에 접목하여 MOS 상업운전을 개시하여 경제급전 효과를 극대화 할 수 있게 되었다. 경제급전 및 계통안정운영을 위한 MOS 시스템의 기능중 하나인 급전지시시스템(MX : Massage Exchange)은 미국 ABB사에서 개발하였던 초기의 기능은 매우 초보적인 단계로 단순히 5분 에너지 급전지시값만 전달하는 것으로서 국내 급전운영체계의 반영이 미흡하였다. 이에 따라, 2005년 국내기술로 초기 시스템을 개발한 이후 2007년에는 에너지 급전지시값 외에 보조서비스 데이터 제공 등의 성능 개선을 통해 중앙급전소 급전원, 현장 발전운전원 등에게 정확하고 신속한 계통운영관련 DATA를 실시간으로 제공하여, 계통운전에 활용함으로서 전력계통의 안정운영과 효율적인 시장운영에 많은 도움을 주고 있다. 본 논문에서는 이와 같이 완벽한 계통운전의 실현과 효율적 시장운영에 중요한 요소로서 역할을 수행하고 있는 급전지시 시스템의 개요와 주요 내용에 대해 살펴보도록 하겠다.

  • PDF

수평 구조의 MOS-controlled Thyristor에서 채널에서의 길이 및 불순물 농도에 의한 스위칭 특성 (Switching Characteristics due to the Impurity Concentration and the Channel Length in Lateral MOS-controlled Thyristor)

  • 김남수;최지원;이기영;주병권;정태웅
    • 한국전기전자재료학회논문지
    • /
    • 제18권1호
    • /
    • pp.17-23
    • /
    • 2005
  • The switching characteristics of MOS-Controlled Thyristor(MCT) is studied with variation of the channel length and impurity concentration in ON and OFF FET channel. The proposed MCT power device has the lateral structure and P-epitaxial layer in substrate. Two dimensional MEDICI simulator and PSPICE simulator are used to study the latch-up current and forward voltage-drop from the characteristics of I-V and the switching characteristics with variation of channel length and impurity concentration in P and N channel. The channel length and N impurity concentration of the proposed MCT power device show the strong affect on the transient characteristics of current and power. The N channel length affects only on the OFF characteristics of power and anode current, while the N doping concentration in P channel affects on the ON and OFF characteristics.

MOS형 전계효과 트랜지스터 차동증폭기에 관한 소고 (An analytical consideration of the MOS type field-effect transistor differential amplifier)

  • 정만영
    • 전기의세계
    • /
    • 제14권6호
    • /
    • pp.1-7
    • /
    • 1965
  • This paper provides the analysis of the differential amplifier using the insulated gate, metala-oxide-semiconductor type field-effect-transistor(MOS FET), for its active element and the power drift of the amplifer. From these analytical considerations some design standardsn were found for the MOS FET differential amplifier available for the measurement of the very small current (pico-ampare range). A differential amplifier was designed and built in the view of above considerations. Its equivalent input gate voltages of the thermal drift and the power drift were 0.57mV/.deg. C in the range 25.deg. C-60.deg. C and 8.8mV/V in the range of 20% drift of its orginal value, respectively.

  • PDF

수평 구조의 MOS-controlled Thyristor에서 채널 길이 및 불순물 농도에 의한 Anode 전류 특성 (Characteristics of Anode Current due to the Impurity Concentration and the Channel Length of Lateral MOS-controlled Thyristor)

  • 정태웅;오정근;이기영;주병권;김남수
    • 한국전기전자재료학회논문지
    • /
    • 제17권10호
    • /
    • pp.1034-1040
    • /
    • 2004
  • The latch-up current and switching characteristics of MOS-Controlled Thyristor(MCT) are studied with variation of the channel length and impurity concentration. The proposed MCT power device has the lateral structure and P-epitaxial layer in substrate. Two dimensional MEDICI simulator is used to study the latch-up current and forward voltage-drop from the characteristics of I-V and the switching characteristics with variation of impurity concentration. The channel length and impurity concentration of the proposed MCT power device show the strong affect on the anode current and turn-off time. The increase of impurity concentration in P and N channels is found to give the increase of latch-up current and forward voltage-drop.

뉴런모스 다운리터럴 회로를 이용한 다치논리용 데이터 변환기 (MVL Data Converters Using Neuron MOS Down Literal Circuit)

  • 한성일;나기수;최영희;김흥수
    • 전기전자학회논문지
    • /
    • 제7권2호
    • /
    • pp.135-143
    • /
    • 2003
  • 본 논문에서는 다치논리(Multiple-Valued Logic : MVL)를 위한 데이터 변환기의 설계방법에 대해서 논의한다. 3.3 v의 단일 전원의 4 디지트의 CMOS 아날로그 4치 변환기(Analog to Quaternary Converter : AQC)와 4치 아날로그 변환기(Quaternary to Analog Converter)를 뉴런모스를 사용한 다운리터럴회로(Down-Literal Circuit : DLC)를 사용하여 설계하였다. 뉴런모스 다운리터럴회로는 제안된 AQC와 QAQ가 4개의 전압 레벨값을 출력과 입력으로 사용하게 하며, 소자의 다중 문턱전압 특성을 갖게한다. 제안된 AQC -QAC 회로는 구조면에서 전전력 소모의 특성을 갖는다.

  • PDF

Electrical Characteristics of SiO2/4H-SiC Metal-oxide-semiconductor Capacitors with Low-temperature Atomic Layer Deposited SiO2

  • Jo, Yoo Jin;Moon, Jeong Hyun;Seok, Ogyun;Bahng, Wook;Park, Tae Joo;Ha, Min-Woo
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권2호
    • /
    • pp.265-270
    • /
    • 2017
  • 4H-SiC has attracted attention for high-power and high-temperature metal-oxide-semiconductor field-effect transistors (MOSFETs) for industrial and automotive applications. The gate oxide in the 4H-SiC MOS system is important for switching operations. Above $1000^{\circ}C$, thermal oxidation initiates $SiO_2$ layer formation on SiC; this is one advantage of 4H-SiC compared with other wide band-gap materials. However, if post-deposition annealing is not applied, thermally grown $SiO_2$ on 4H-SiC is limited by high oxide charges due to carbon clusters at the $SiC/SiO_2$ interface and near-interface states in $SiO_2$; this can be resolved via low-temperature deposition. In this study, low-temperature $SiO_2$ deposition on a Si substrate was optimized for $SiO_2/4H-SiC$ MOS capacitor fabrication; oxide formation proceeded without the need for post-deposition annealing. The $SiO_2/4H-SiC$ MOS capacitor samples demonstrated stable capacitance-voltage (C-V) characteristics, low voltage hysteresis, and a high breakdown field. Optimization of the treatment process is expected to further decrease the effective oxide charge density.