• 제목/요약/키워드: multiprocessor systems

검색결과 162건 처리시간 0.028초

다중프로세서 시스템상의 공유 자원을 포함하는 태스크를 위한 실시간 스케줄링 알고리즘 (A Real-Time Scheduling Algorithm for Tasks with Shared Resources on Multiprocessor Systems)

  • 이상태;김용석
    • 정보처리학회논문지A
    • /
    • 제17A권6호
    • /
    • pp.259-264
    • /
    • 2010
  • 다중 프로세서 상의 공유 자원을 포함하는 태스크를 스케줄링 하는데 있어서 마감 시간을 기준으로 스케줄링 하는 EDF (Earliest Deadline First) 를 그대로 적용한 GEDF (Global EDF) 알고리즘은 공유 자원을 가지는 태스크에 대한 처리가 없어서 스케줄링 성공률이 떨어지게 된다. 본 논문에서는 공유 자원을 포함하는 태스크를 위해 태스크를 공유 자원을 접근하는 임계영역을 포함하는 부분과 그렇지 않은 부분으로 각각 나누어 개별적인 마감 시간을 부여해 처리하는 EDFP (Earliest Deadline First with Partitioning) 알고리즘을 제안한다. 시뮬레이션을 통한 평가 결과 공유 자원을 포함하는 태스크들에 대하여 EDFP는 시스템 이용률이 높아지고 프로세서의 개수가 많이 질수록 GEDF 보다 나은 성능을 보인다.

다중프로세서 시스템에서 개선된 합성 이용율을 이용한 혼합 태스크 스케줄링 (Mixed Tasks Scheduling Using Improved Synthetic Utilization on Multiprocessor Systems)

  • 문석환
    • 한국정보통신학회논문지
    • /
    • 제19권2호
    • /
    • pp.351-356
    • /
    • 2015
  • 다중프로세서 시스템에서 실시간 비주기 태스크 스케줄링 방법 중 하나인 합성 이용율 방법은 주기 태스크들을 고려하지 않고 단지 비주기 태스크들을 위한 스케줄링 방식이다. 하지만 실제로 비주기 태스크는 대부분의 경우에 주기 태스크와의 혼합된 형태로 스케줄링이 이루어지며, 주기 태스크의 스케줄링을 보장하면서 비주기 태스크의 스케줄링 가능성을 판단해야 한다. 본 논문에서는 다중프로세서 시스템에서 주기태스크와 비주기 태스크가 혼합된 태스크 집합을 개선된 합성 이용율을 이용하여 스케줄링하기 위한 방법을 제시하였으며, 기존의 비주기 서버를 이용하여 혼합 태스크 집합을 스케줄링 하는 방법보다 스케줄링 성능이 향상됨을 보였다.

다중프로세서 시스템에서 편향된 다단계 상호연결망 (Biased Multistage Inter connection Network in Multiprocessor System)

  • 최창훈
    • 한국산학기술학회논문지
    • /
    • 제12권4호
    • /
    • pp.1889-1896
    • /
    • 2011
  • 다단계 상호 연결망(MIN)에 중복 경로를 제공하여 오류를 허용하는 기술을 개발하기 위하여 많은 연구가 진행되어 왔다. 지금까지 MIN에서 중복 경로는 추가된 stage와 중복된 데이터 경로 같은 추가 적인 하드웨어를 첨가함으로써 실현되었다. 본 논문은 계층적 MIN이라는 새로운 위상의 MIN을 제안한다. 제안된 MIN은 기존의 MIN보다 적은 2.5N-4개의 스위칭소자를 사용하여 구성되었다. 비록 기존의 MIN 보다 적은 하드웨어를 사용할지라도 완전 접근 성질을 가지고 있으며, 또한 오류 허용을 위한 선택적 중복 경로를 제공한다. 더욱이 HMIN에서는 지역화된 통신을 위한 지름길이 제공되어 다중 프로세서 시스템에서 지역 참조성을 활용하는 장점을 갖게 된다. 지역참조성의 정도를 변화시키며 제안된 시스템의 성능을 분석하였으며 모의실험을 수행하였다.

Static Homogeneous Multiprocessor Task Graph Scheduling Using Ant Colony Optimization

  • Boveiri, Hamid Reza;Khayami, Raouf
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제11권6호
    • /
    • pp.3046-3070
    • /
    • 2017
  • Nowadays, the utilization of multiprocessor environments has been increased due to the increase in time complexity of application programs and decrease in hardware costs. In such architectures during the compilation step, each program is decomposed into the smaller and maybe dependent segments so-called tasks. Precedence constraints, required execution times of the tasks, and communication costs among them are modeled using a directed acyclic graph (DAG) named task-graph. All the tasks in the task-graph must be assigned to a predefined number of processors in such a way that the precedence constraints are preserved, and the program's completion time is minimized, and this is an NP-hard problem from the time-complexity point of view. The results obtained by different approaches are dominated by two major factors; first, which order of tasks should be selected (sequence subproblem), and second, how the selected sequence should be assigned to the processors (assigning subproblem). In this paper, a hybrid proposed approach has been presented, in which two different artificial ant colonies cooperate to solve the multiprocessor task-scheduling problem; one colony to tackle the sequence subproblem, and another to cope with assigning subproblem. The utilization of background knowledge about the problem (different priority measurements of the tasks) has made the proposed approach very robust and efficient. 125 different task-graphs with various shape parameters such as size, communication-to-computation ratio and parallelism have been utilized for a comprehensive evaluation of the proposed approach, and the results show its superiority versus the other conventional methods from the performance point of view.

A Multiprocessor Scheduling Methodology for DSP Applications.

  • Hong, Chun-Pyo;Yang, Jin-Mo
    • 한국산업정보학회논문지
    • /
    • 제6권2호
    • /
    • pp.38-46
    • /
    • 2001
  • 본 논문은 디지털 필터와 같이 연산 단위가 적은 디지털신호처리 알고리즘을 효과적으로 구현할 수 있는 새로운 형태의 다중 프로세서 시스템 및 이를 위한 스케줄링 알고리즘을 제안한다. 본 논문에서 제안한 다중 프로세서 시스템에서는 한 개 또는 그 이상의 공유 버스를 이용하여 프로세서 사이를 연결하였으며, 각 프로세서에서 명령어가 실행될 때 일정 크기의 시간 차이가 존재한다. 이 시스템은 프로세서 사이의 통신 문제를 효과적으로 해결할 수 있을 뿐만 아니라, 다중프로세서 시스템의 스케줄링 시 프로세서간의 통신 시간을 반영할 수 있다는 장점이 있다. 또한 본 논문에서는 플로우 그래프로 표시된 디지털 필터를 새로운 형태의 다중프로세서 시스템에 최적으로 구현할 수 있는 스케줄링 알고리즘을 개발하였다. 마지막으로 본 연구에서 개발된 스케줄러를 이용하여 잘 알려진 디지털 필터에 대하여 시뮬레이션을 한 결과 대부분의 경우 이론적으로 얻을 수 있는 최소의 반복 주기를 만족시켜주는 스케줄링 결과를 얻을 수 있음을 확인하였다.

  • PDF

유전 알고리즘을 이용한 두 가지 목적을 가지는 스케줄링의 최적화 (Optimization of Bi-criteria Scheduling using Genetic Algorithms)

  • 김현철
    • 인터넷정보학회논문지
    • /
    • 제6권6호
    • /
    • pp.99-106
    • /
    • 2005
  • 멀티프로세서 시스템에서 스케줄링은 매우 중요한 부분이지만, 최적의 해를 구하는 것이 복잡하여 다양한 휴리스틱 방법들에 의한 스케줄링 알고리즘들이 제안되고 있다. 최근 유전 알고리즘을 사용한 멀티프로세서 스케줄링 알고리즘들이 제시되고 있지만, 제시된 알고리즘 대부분은 한가지만의 목적을 가지는 단순한 알고리즘이다. 본 논문에서는 유전 알고리즘을 이용한 새로운 스케줄링 알고리즘을 제시한다. 또한, 해를 구하는 과정에서 시뮬레이티드 어닐링 (simulated annealing)의 확률을 이용하여 유전 알고리즘의 성능을 개선시킨다. 제시된 알고리즘은 태스크들의 최종 수행 완료 시간 (makespan)을 최소화하는 것과 사용된 프로세서의 수를 최소화하는 두 가지의 목표를 가진다. 모의 실험을 통하여 제시된 알고리즘이 다른 알고리즘보다 최종 수행 완료 시간과 사용된 프로세서의 수에서 더 나은 결과를 보임을 확인할 수 있었다.

  • PDF

다중처리기 시스템에서 데드라인과 여유시간을 통합한 실시간 스케줄링 기법 (Integrating Deadline with Laxity for Real-time Scheduling in Multiprocessor Systems)

  • 조성제
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제29권11호
    • /
    • pp.611-621
    • /
    • 2002
  • 실시간 시스템에서 많은 요청을 처리하기 위해 다중처리기 구조가 필수적이 되었다. EDF나 LLA와 같은 기존의 실시간 온라인 스케줄링 알고리즘들은 다중처리기 시스템에서 실시간 태스크들을 스케줄링하는 데 적합하지 않다. EDF의 경우 문맥교환 오버헤드가 낮지만 다중처리기 이상현상을 보이며, LLA의 경우 준최적이지만 문맥교환 오버헤드가 높다. EDZL은 두 알고리즘의 문제점을 일부 해결하였으나 세 개 이상의 처리기에서는 준최적이 아니다. EDA2는 과부하 단계에서 좋은 성능을 보이지만 준최적이 아니다. 본 논문에서는 새로운 두개의 온라인 스케줄링 알고리즘 ED/LL과 ED2/LL을 제안한다. ED/LL은 다중처리기에서 준최적이며, 정상부하 단계에서 낮은 문맥교환 오버헤드와 높은 성공률을 보인다. 그러나, 시스템이 과부하 상태가 되면 ED/LL은 비효율적이다. 이를 해결하기 위해, ED2/LL은 정상 부하 단계에서는 ED/LL 또는 EDZL을 사용하고 과부하 단계에서는 EDA2를 사용한다. 실험을 통해 ED2/LL이 정상부하 단계에서는 물론 과부하 단계에서도 좋은 성능을 보임을 확인할 수 있었다.

이종 멀티코어 시스템의 전력 및 성능 분석을 위한 프레임워크 설계 및 구현 (A Systematic Power and Performance Analysis Framework for Heterogeneous Multiprocessor System)

  • 김형준;경주현;임성수
    • 대한임베디드공학회논문지
    • /
    • 제9권6호
    • /
    • pp.315-321
    • /
    • 2014
  • Mobile computing devices such as smartphones, tablet computers have become the dominant personal computing platforms. Energy efficiency is a prime design requirement for smart devices. In order to reduce the energy consumption of the smart devices, analysis of performance and energy consumption has become important. However, so far, there is no framework for the analysis and systematic approach to improve the power consumption of the heterogeneous multi-core system. In this paper, we describe a new framework for the analysis of heterogeneous multi-core systems. Also, by use of an analysis tool, can be provide reliability and productivity of development results.

전압변화에 의한 에너지 오버헤드를 고려하는 멀티프로세서 시스템을 위한 전압 조절 기법 (Voltage Scaling for Multiprocessor Systems with Voltage Translation Energy Overhead)

  • 홍혜정;김현진;강성호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2008년도 하계종합학술대회
    • /
    • pp.431-432
    • /
    • 2008
  • We propose a DVS technique for multiprocessor systems considering the energy consumed when translating voltage. We schedule periodic applications on two identical processors throughout a three-stage process; firstly, the computation energy consumption is minimized then the number of voltage translations is minimized. Finally, the result is compared with the schedule with no voltage translation and the one with smaller energy consumption is chosen. Overall, 10.6% energy reduction was achieved.

  • PDF

Adaptive Online Voltage Scaling Scheme Based on the Nash Bargaining Solution

  • Kim, Sung-Wook
    • ETRI Journal
    • /
    • 제33권3호
    • /
    • pp.407-414
    • /
    • 2011
  • In an effort to reduce energy consumption, research into adaptive power management in real-time systems has become widespread. In this paper, a novel dynamic voltage scaling scheme is proposed for multiprocessor systems. Based on the concept of the Nash bargaining solution, a processor's clock speed and supply voltage are dynamically adjusted to satisfy these conflicting performance metrics. In addition, the proposed algorithm is implemented to react adaptively to the current system conditions by using an adaptive online approach. Simulation results clearly indicate that the superior performance of the proposed scheme can strike the appropriate performance balance between contradictory requirements.