• 전자공학회논문지C
• /
• 제36C권6호
• /
• pp.37-43
• /
• 1999

고성능 VLSI 설계를 위한 pipeline 형태의 Reed-Solomon을 구현하였다. Shortened RS code의 경우에 있어서 기존의 parallel recursive cell 방식이나[1] 다중 클락 설계와 같은 접근과는 달리 작은 면적에서 단일 클락으로 동작할 수 있는 이중 수소(two-way addressing) 방식의 Euclid 계산을 제안하였다. 이러한 방식은 recursive cell을 병렬 처리하는 Euclid 계산 방식에 비해 면적이나 소비 전력에 있어 장점을 갖고 있음을 synthesis와 전력 모의실험을 통해 검증하였다. 본 설계는 면적상으로 parallerl recursive cell을 이용한 단일 클락euclid 회로가 약 5,000 gate임에 비하여 40% 정도 감소한 3,000 gate 정도에 구현할 수 있었다. 또한 전력 소비면으로는 기존의 recursive cell을 이용한 다중 클락 euclid 회로가 6mW 이상의 전력을 소비하는 반면에 본 설계는 3mW대의 전력 소비를 보여 현격한 차이를 보였다.

• 한국공작기계학회논문집
• /
• 제13권1호
• /
• pp.35-47
• /
• 2004

In this paper presents a new approach to the design and real-time implementation of fuzzy control system based-on digital signal processors(DSP:IMS320C80) in order to improve the precision and robustness for system of industrial robot(Dual-Arm with 8 joint Robot). The need to meet demanding control requirement in increasingly complex dynamical control systems under significant uncertainties, leads toward design of intelligent manipulation robots. The IMS320C80 is used in implementing real time fuzzy control to provide an enhanced motion control for robot manipulators. In this paper, a Self-Organizing Fuzzy Controller(SOFC) for the industrial robot manipulator with a actuator located at the base is studied. A fuzzy logic composed of linguistic conditional statements is employed by defining the relations of input-output variables of the controller. In the synthesis of a FLC(Fuzzy Logic Controller), one of the most difficult problems is the determination of linguistic control rules from the human operators. To overcome this difficult SOFC is proposed for a hierarchical control structure consisting of basic and high levels that modify control rules. The proposed SOFC scheme is simple in structure, Int in computation, and suitable for implementation of real-time control. Performance of the SOFC is illustrated by simulation and experimental results for a Dual-Arm robot with eight joints.

• 전자공학회논문지T
• /
• 제35T권1호
• /
• pp.59-66
• /
• 1998

본 논문은 에러 정정 코드로서 가장 많이 사용하는 RS(Reed-Solomom)코드를 이용한 고속 복호기 설계에 관한 논문이며 VHDL을 사용하여 실행을 하였으며, 이 RS 복호기는 시간 영역 대신 변환 영역에서 설계하였다. 변환 복호기는 구조의 단순성 때문에 VLSI칩 설계가 용이하며, 모든 설계에 대하여 systolic 배열을 적용하기 쉬운 파이프라인 아키텍춰를 사용하였다. 변환 RS 복호기는 고속 데이타 전송율을 갖는 복호기에 적합하여 FPGA 기술로 합성 한 후 복호율은 43MByte/s 보다 더 크고 범위는 1853 LCs(Logic Cell)을 갖는다. 파이프라인을 갖는 다른 아키텍춰와 비교하여 볼 때 이러한 결과는 다른 기술과 비교하여 우수한 기술이며, 에러 정정 능력과 파이프라인 성능은 컴퓨터 시뮬레이션을 통하여 검증하였다.

• 전자공학회논문지C
• /
• 제34C권2호
• /
• pp.1-11
• /
• 1997

We developed a base station modulator ASIC for CDMA digital cellular system. In CDMA digital cellular system, the modulation is performed by convolutional encoding and QPSK with spread spectrum. The function blocks of base station modulator are CRC, convolutional encoder, interleaver pseudo-moise scrambler, power control bit puncturing, walsh cover, QPSK, gain controller, combiner and multiplexer. Each function block was designed by the logic synthesis of VHDL codes. The VHDL code was described at register transfer level and the size of code is about 8,000 lines. The circuit simulation and logic simulation were performed by COMPASS tools. The chip (ES-C2212B CMB) contains 25,205 gates and 3 Kbit SRAM, and its chip size is 5.25 mm * 5,45 mm in 0.8 mm CMOS cell-based design technology. It is packaged in 68 pin PLCC and the power dissipation at 10MHz is 300 mW at 5V. The ASIC has been fully tested and successfully working on the CDMA base station system.

• 한국산학기술학회논문지
• /
• 제11권11호
• /
• pp.4597-4603
• /
• 2010

분해식 산출은 다단 논리식 산출에 매우 중요한 부분을 담당한다. 분해식의 리터럴 개수는 논리함수의 복잡도를 나타내는 기준이 되며, 또한 논리식을 회로로 구현할 경우 리터럴의 개수는 트랜지스터의 개수와 비례하게 된다. 분해식을 산출하는 수행시간과 최적화의 적정성을 맞추기 위해 분해식은 대수 분해식과 부울 분해식 산출로 구분하며, 부울 분해식이 대수 분해식보다 적은 리터럴 개수로 같은 논리식을 표현할 수 있다. 본 논문에서는 부울 분해식을 산출하기 위한 방법을 제시한다. 제안하는 핵심 방법은 2개의 2-큐브 비커널을 이용하여 이들의 곱을 구하여 부울 분해식을 산출하는 것이다. 벤치마크 회로를 통한 실험 결과 이전의 다른 분해식 산출 방법들보다 리터럴 개수를 줄일 수 있었다.

• 한국지능시스템학회논문지
• /
• 제15권5호
• /
• pp.527-532
• /
• 2005

본 논문에서 불확실한 근사화 오차 유계 추정을 이용한 불확실한 비선형 계통에 대한 적응 퍼지 슬라이딩 모드 제어기를 제안하였다. 계통 출력이 기준 출력을 추종하기 위해 시스템의 불확실성은 결론부 파라미터의 적응 알고리즘에 의해 온라인으로 조정되는 IF-THEN 규칙을 가지는 퍼지 시스템에 의해 근사화하였다. 또한 근사화 오차가 미지의 상수에 의해 유계된다는 가정 하에 리아프노프 합성법으로 근사화 오차 유계 추정 알고리즘을 제안하였다. 전체 제어 시스템은 제어기내의 모든 신호가 균등 유계이고 추종오차가 점근 안정함을 보장한다. 제안한 적응 퍼지 슬라이딩 모드 제어기의 성능을 도립진자 계통에 대한 컴퓨터 모의실험을 통해 입증하였다.

• 인터넷정보학회논문지
• /
• 제25권1호
• /
• pp.29-37
• /
• 2024

본 논문에서는 환자와 같은 특정 객체의 움직임을 감지하고 추적하기 위한 효율적인 영상처리 시스템을 제안한다. 이진화된 차 영상에서 객체의 윤곽선추출을 위하여 기존 알고리즘대비 대비 정밀한 감지가 가능하고 혼성모드설계에 용이한 세선화 알고리즘을 적용하여 영역을 추출한다. 연산량이 많은 이진화와 세선화 단계를 RTL(Register Transfer Level) 기반으로 설계하여 논리회로 합성을 거쳐 최적화된 하드웨어 블록으로 대체된다. 설계된 이진화 및 세선화 블록은 표준 180n CMOS 라이브러리를 이용하여 논리회로로 합성한 후 시뮬레이션을 통하여 동작을 검증하였다. 소프트웨어기반의 성능비교를 위해 32bit FPGA 임베디드시스템 환경에서 640 × 360 해상도의 샘플 영상을 적용하여 이진 및 세선화 연산에 대한 성능분석도 실시하였다. 검증결과 혼성모드 설계가 이전의 소프트웨어로만 이루어지는 처리속도에서 이진 및 세선화 단계에서 93.8% 향상될 수 있음을 확인하였다. 제안된 객체인식을 위한 혼성모드 시스템은 인공지능 네트워크가 적용되지 않는 엣지 컴퓨팅 환경에서도 환자의 움직임을 효율적으로 감시할 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.936-944
• /
• 2003

본 논문에서는 FPGA (Field Programmable Gate Array)에 사용될 수 있는 AND/XOR기반의 기술적인 매핑 기법이 제안되었다. FPGA에서는 프로그램 블록들의 숫자가 정해져 있기 때문에 적절한 수의 입력을 가진 블록으로 회로를 나눌 수 있으면 효과적인 구현이 가능하다. Davio Expansion에 기반한 제안된 기법은 Davio Expansion 자체가 AND/XOR의 성질을 가지고 있기 때문에 XOR를 많이 포함하고 있는 에러 검출/수정, 데이터 암호/해독, 산술 회로 등을 구현하기 매우 용이하다. 본 논문에서는 제안된 기법을 이용할 때 구현되는 면적뿐만 아니라 속도도 현저히 저하될 수 있음을 MCNC 벤치마크를 이용하여 증명하였다. 면적이 줄어듦을 보이기 위하여 CLB (Configurable Logic Block) 숫자와 총 게이트 숫자가 이용되었다. CLB 숫자는 67.6 % (속도로 최적화 된 결과)와 57.7 % (면적으로 최적화 된 결과) 만큼 감소되었고 총 게이트 숫자는 65.5 %만금 감소되었다. 속도관련 결과를 확인하기 위해 사용된 최대 Path Delay는 현재 사용되고 있는 방법들에 비해 56.7 %만큼 감소되었고 최대 Net Delay는 80.5% 만큼 감소되었다.

• 한국위성정보통신학회논문지
• /
• 제12권4호
• /
• pp.62-66
• /
• 2017

본 논문에서는 전파강수계의 운영제어 및 자료처리를 위한 통신 및 자료처리 전략을 개발하였다. 전파강수계는 24GHz 대역의 이중편파 관측을 통하여 반경 1km 이내의 강수장을 산출하고 최종적으로 관측지역내의 면적강수를 산출하고자 하는 소형 시스템이다. 소형 시스템의 특성상 시스템 내의 제한된 자원을 활용하되 정확한 강수측정을 위한 방안이 고려되어야 하고 무인운영 및 원격 관리를 목적으로 하기 때문에 네트워크의 사용도 최소화해야 할 필요가 발생한다. 이러한 제한 사항의 극복을 위하여 자료의 품질관리 측면에서는 비기상 에코의 제거를 위해서 퍼지 논리(Fuzzy logic)을 이용한 품질관리 기법을 적용하였고, 강수강도 산출을 위해서 다양한 강수강도 추정식을 활용한 강수장 가중합성 전략을 개발하였다. 또한 가변 통신데이터를 이용하여 전파강수계와 원격지 관리 컴퓨터간의 통신량을 최소화하는 전략을 개발하였다. 이러한 소프트웨어 자료처리 전략개발을 통해 원격지에 설치되어 운영될 전파강수계를 안정적으로 운영할 수 있는 통신 및 자료처리 시스템을 개발할 수 있을 것으로 기대한다.

• 컴퓨터교육학회논문지
• /
• 제20권4호
• /
• pp.77-84
• /
• 2017

논리회로 심화학습에 사용할 수 있는 논리식 간략화 도구로 활용하고 더 나아가 반도체 부품 최적화를 위한 설계자동화 도구로 활용할 수 있는 도구를 제안한 것이다. 본 논문에서 제시하는 논리식 간략화 방법은 여러 논리식에 존재하는 공통부분을 찾아 반복 사용을 줄이는 것이다. 최종적으로 전체 논리식에 사용된 리터럴 개수를 최소화하는 것을 목표로 한다. 이 전의 연구들이 나눗셈 원리를 이용해서 공통식을 찾았기 때문에 논리식에 내재한 공통식을 산출하는 데는 실패하였다. 본 논문에서 제안하는 방법은 논리식들 사이에 내재된 공통식을 찾도록 해밍거리가 3인 큐브들을 이용하였다. 벤치마크 회로를 이용한 실험을 통해 타 방법들과 간략화 정도를 비교했을 때, 제안한 방법으로 최대 47% 정도의 리터럴 개수를 줄이는 효과를 보였다.