• 한국통신학회논문지
• /
• 제29권8C호
• /
• pp.1113-1124
• /
• 2004

본 논문에서는 입력 영상을 실시간으로 압축 및 복원할 수 있는 하드웨어(hardware, H/W)의 구조를 제안하고 처리되는 영상의 보안 및 보호를 위한 워터마킹 기법(watermarking)을 제안하여 H/W로 내장하고자 한다. 영상압축과 복원과정을 하나의 FPGA 칩 내에서 처리할 수 있도록 요구되는 모든 영상처리 요소를 고려하였고 VHDL(VHSIC Hardware Description Language)을 사용하여 각각을 효율적인 구조의 H/W로 사상하였다. 필터링과 양자화 과정을 거친 다음에 워터마킹을 수행하여 최소의 화질 감소를 가지고 양자화 과정에 의해 워터마크의 소실이 없으면서 실시간으로 동작이 가능하도록 하였다. 구현된 하드웨어는 크게 데이터 패스부(data path part)와 제어부(Main Controller, Memory Controller)로 구분되고 데이터 패스부는 영상처리 블록과 데이터처리 블록으로 나누어진다. H/W 구현을 위해 알고리즘의 기능적인 간략화를 고려하여 H/W의 구조에 반영하였다. 동작은 크게 영상의 압축과 복원과정으로 구분되고 영상의 압축 시 대기지연 시간 없이 워터마킹이 수행되며 전체 동작은 A/D 변환기에 동기하여 필드단위의 동작을 수행한다. 구현된 H/W는 APEX20KC EP20K600CB652-7 FPGA 칩에서 69%(16980개)의 LAB(Logic Array Block)와 9%(28352개)의 ESB(Embedded System Block)을 사용하였고 최대 약 82MHz의 클록주파수에서 안정적으로 동작할 수 있어 초당 67필드(33 프레임)의 영상에 대해 워터마킹과 압축을 실시간으로 수행할 수 있었다.

• 정보과학회 논문지
• /
• 제44권1호
• /
• pp.1-12
• /
• 2017

지속적으로 증가하는 인터넷 서비스 요구사항을 만족하기 위하여 인터넷 서비스를 제공하는 시스템은 웹 서버와 DB(database) 서버로 구성된 multitier 구조로 변화되어왔다. 이러한 multitier 웹 어플리케이션 환경에서 기존의 IDS(intrusion detection system)는 웹 서버와 DB 서버에서 misused traffic pattern들이나 signature들을 매칭하여 이미 알려진 공격을 검출하고 해당 접속을 차단하는 방식으로 동작한다. 하지만 이러한 방식의 IDS는 정상적인 HTTP(hypertext transfer protocol) request를 이용하여 악의적으로 DB 서버의 내용의 변조를 시도하는 attacker의 공격을 DB 서버단에서 제대로 검출하지 못한다. 그 이유는 DB 서버는 웹 서버로부터 받은 SQL(structured query language) query가 어떤 사용자의 HTTP request에 의해 발생한 것인지 알지 못하는 상태에서 처리하며, 웹 서버는 SQL query 처리 결과 중 어떤 것이 악의적으로 DB 서버 변조를 시도한 SQL query에 의한 결과인지 알 수 없기 때문이다. 이런 공격을 검출하기 위해서는 HTTP request와 SQL query 사이의 상호작용관계를 명확히 파악하고, 이를 이용하여 악의적인 SQL query를 발생시킨 사용자를 추적해야 한다. 이를 위해서는 해당 시스템의 소스코드를 분석하거나 application logic을 완벽하게 파악해야 하므로 현실적으로 불가능하다. 본 논문에서는 웹 서버와 DB 서버에서 제공하는 로그만을 이용하여 모든 HTTP request와 SQL query간의 mapping 관계를 찾아내고, 이를 이용하여 특정 SQL query를 발생시킨 HTTP request를 추정하는 기법을 제안한다. 모의실험을 통하여 94%의 정확도로 HTTP request를 추정할 수 있음을 확인하였다.

• 한국항행학회논문지
• /
• 제24권2호
• /
• pp.85-91
• /
• 2020

최근 다양한 환경에서 무인기를 효율적으로 운용하기 위한 목적으로 멀티모드 레이다 시스템이 고안되었으며, 이는 PD (pulse Doppler) 방식과 FMCW (frequency modulated continuous wave) 방식을 통합하여 활용할 수 있다는 장점을 가진다. 멀티모드 레이다 시스템의 하드웨어 구조의 경우 FFT (fast Fourier transform) 프로세서와 IFFT (inverse fast Fourier transform) 프로세서가 필수적이지만, FFT 프로세서는 큰 복잡도를 갖는 구조 중 하나로 FFT 프로세서의 복잡도를 감소시키는 방향으로의 구조 설계가 필요하다. 또한, 다양한 거리 해상도를 요구하는 레이다 응용 환경을 고려했을 때, FFT 프로세서는 가변 길이의 연산을 지원할 필요가 있다. 이에 본 논문에서는 멀티모드 레이다 신호처리 프로세서 거리 추정부의 FFT 프로세서와 IFFT 프로세서를 16~1024 포인트의 가변 길이 연산을 지원하는 단일 FFT 프로세서의 하드웨어로 설계하여 제안한다. 제안된 FFT 프로세서는 MATLAB 기반 알고리즘 설계를 수행한 뒤, 그 결과를 토대로 Verilog-HDL (hardware description language)을 활용하여 RTL (register transfer level) 설계가 수행되었으며, 논리 합성 결과 총 총 7,452개의 logic elements, 5,116개의 registers로 구현 가능함을 확인하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제35권6호
• /
• pp.366-373
• /
• 2008

현재 온톨로지를 구축하는데 있어 OWL을 온톨로지 표현 언어로 많이 사용하는 추세이다. OWL 온톨로지의 내제된 정보(클래스간의 계층구조, 인스턴스의 정확한 타입)를 추론하기 위해, 현재 많은 온톨로지 추론엔진이 개발되어지고 있다. 그러나 대부분의 온톨로지 추론 엔진들은 단순히 추론 결과만 명시할 뿐, 그 과정을 표현하지는 않는다. 따라서 본 논문에서는 논리적으로 정당하지 못한 은톨로지를 디버깅 하기위한 MEXS(Minimum Expression Axiom Set) 추출과 저장에 대한 기법을 제안한다. MEXS를 추출하기 위해서는 온톨로지 내에서 논리적인 오류를 유발하는 Axiom들을 찾아내는 방법은 매우 중요하다고 할 수 있다. 이에 본 논문은 두 가지 부분에 초점을 맞추어 연구를 진행하였다. 첫 번째, 논리적으로 정당하지 못한 온톨로지가 주어졌을 때, 논리적 오류를 유발하는 핵심 Axiom을 찾아내고, 이와 연관이 되는 Axiom들을 찾아낸다. 두 번째, 논리적으로 정당하지 못한 온톨로지를 디버깅하기 위한 MEXS를 구성한다. 본 연구 결과는 서술 논리에 기반을 둔 모든 어플리케이션에 적용이 가능하다.

• 논리연구
• /
• 제17권2호
• /
• pp.233-253
• /
• 2014

엘드리지-스미스가 제시한 피노키오 역설은 거짓말쟁이 역설과 같은 의미론적 역설의 변형이지만, 의미론적인 술어를 포함하고 있지 않다는 점에서 독특하다. 언어의 위계를 이용하여 의미론적 역설을 해결하려는 타르스키의 해결책이나, 진리 술어를 부분적으로 정의되는 것으로 보고 거짓말쟁이 문장에 대해서 진리 틈새를 인정하는 크립케의 초완전성 견해는 피노키오 역설에 대한 적절한 해결 방안이 아니다. 피노키오 역설을 통해서 양진주의에 대해서 비판하는 엘드리지-스미스의 시도가 성공적이지 않음과 함께 이 역설의 중요한 함축은 진리 술어에 관한 규칙이 비일관적이라는 것을 논증한다. 이 역설에 대한 적절한 진단은 이 역설을 낳는 피노키오 원리가 잠재적으로 비일관적임을 인정하는 것이고, 이 점은 거짓말쟁이 역설과 같은 의미론적 역설이 발생하는 이유는 진리 술어에 대한 규칙이 비일관적이기 때문이라는 점을 시사한다. 피노키오 역설을 통해서 우리가 알 수 있는 것은 의미론적 역설에 대한 진리 일관성주의적 해결책은 성공할 수 없고 진리 비일관성주의를 받아들여야 한다는 것이다.

• 한국통신학회논문지
• /
• 제24권6B호
• /
• pp.1183-1190
• /
• 1999

본 논문에서는 MPEG-2 비디오 인코더를 ASIC 칩으로 구현할 때, 움직임추정기와 함께 대량의 하드웨어 영역을 차지하는 프레임메모리 인터페이스를 개선한 효율적인 구조를 제시한다. 이를 위해 비디오 인코더와 듀얼 뱅크를 가지는 외부 SDRAM 사이의 인터페이스를 효율적으로 처리할 수 있도록 메모리 맵을 구성하고 메모리 액세스 타이밍을 최적화하여 내부 메모리 크기와 인터페이스 로직을 줄였다. 본 설계에는 0.5 m, CMOS, TLM(Triple Layer Metal) 표준 셀 라이브러리가 사용되었으며, 하드웨어 설계 및 검증을 위해서 VHDL 시뮬레이터와 로직 합성툴이 사용되었고, 기능 검증을 위한 테스트 벡터 생성을 위해서, C 언어로 모델링한 하드웨어 에뮬레이터가 사용되었다. 개선된 프레임 메모리 인터페이스의 구조는 기존의 구조[2-3]에 비해 58% 정도의 면적이 감소했으며, 전체 비디오 인코더에 대해서는 24.3% 정도의 하드웨어 면적이 감소되어, 프레임메모리 인터페이스가 비디오 인코더 전체의 하드웨어 면적에 대단히 심각한 영향을 미친다는 것을 결과로 제시한다.