• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.582-586
• /
• 1988

This paper describes KUIC_DRC(Kyungpook national University Intelligent CAD_Design Rule Checker) which verifies VLSI layout. It uses modified linked list data structure. The input form is modifed CIF(Caltech Intermediate Form), called KIF(Kyungpook Intermediate Form). It makes error file, a KIF file. It is written in C language and excuted on MS-DOS, in IBM PC/AT.

• 전자공학회논문지A
• /
• 제29A권9호
• /
• pp.76-84
• /
• 1992

The DSP silicon compiler consists of language compiler, module generator, placement tool, router, layout generation tools, and simulator. In this paper, The language compiler, the module generator, placement tool, and simulator were developed and provided for the system designer. The language compiler translates the designer's system description language into the intermediate form file. The intermediate form file expresses the interconnections and specifications of the cells in the cell library. The simulator was developed and provided for the behavioral verification of the DSP system. For its implementation, the event-driven technique and the C$^{++}$ task library was used. The module generator was developed for the layout of the verified DSP system, and generates the functional block to be used in the DSP chip. And then the placement tool determines the appropriate positions of the cells in the DSP chip. In this paper, the placement tool was implemented by Min-Cut and Simulated Annealing algorithm. The placement process can be controlled by the several conditions input by the system designer.

• East Asian Economic Review
• /
• 제27권1호
• /
• pp.3-31
• /
• 2023

Dissemination of information can enhance smallholder farmers' agricultural outcomes and incomes in developing countries. However, the impact evaluation for new information can be inaccurate without considering pre-existing information that the indigenous people have used. This study explores qualitative causal links between existing agricultural information used by Lao smallholder farmers on rice yield and selling price with 180 household data. We categorized the pre-existing information into weather, farming technique, input, intermediate trader, and sales price. The source of each piece of information is used as an instrumental variable to overcome the endogeneity issue between information use and agricultural outcomes. Using farming technique information positively affects rice yields by 57.1% compared to those without that information. Moreover, intermediate trader and crop sales information result in 64.5% and 60.0% higher selling prices than non-user groups. A statistically significant causal relationship exists with agricultural outcomes. The more genuine impact should be measured with a newly updated impact evaluation approach that considers this pre-existing agricultural information.

• 한국통신학회논문지
• /
• 제31권9C호
• /
• pp.914-920
• /
• 2006

본 논문은 직교 주파수 분할 다중화(OFDM) 통신 시스템에서 최대 전력 대 평균 전력의 비 (PAPR)를 감소하기 위해서 사용되는 새로운 부분 전송 시퀀스(PTS) 기법을 제안한다. 제안하는 방법에서는 역 푸리에 변환(IFFT)을 두 부분으로 나누어 실행한다. 첫 번째 부분에서는 IFFT를 중간까지만 수행하여 입력 심볼 시퀀스를 중간 신호 시퀀스로 변환한다. 두 번째 부분은 중간 신호 시퀀스를 여러 개의 서브 시퀀스로 분할한 후 각각에 대해서 나머지 IFFT를 완료하고 PAPR을 감소하기 위한 위상 벡터를 선택한다. 본 논문에서 제안하는 PTS 기법은 기존의 PTS 기법과 유사한 PAPR 감소 성능을 보이지만 계산 복잡도를 감소시킨다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제31권10호
• /
• pp.1320-1331
• /
• 2004

동영상 어댑테이션 시스템은 네트워크 제약, 클라이언트 제약 등을 만족하면서, 동영상의 품질이 최대가 되도록 동영상을 변환해 주는 시스템을 말한다. 본 논문에서는 정적으로 중간 동영상과 품질측정에 관한 정보를 생성해두는 준-동적 어댑테이션 시스템을 제안한다. 중간 동영상은 원본 동영상의 해상도를 반으로 줄여가며 생성되어, 서버에 저장된다. 품질 측정에 관한 정보는 프레임 율 별 부드러운 정도의 수치와, 픽셀 당 비트 량 별 선명한 정도의 수치에 대한 테이블을 정적으로 생성해 둔 것이다. 이런 중간 결과물들은 클라이언트에서의 서비스 품질을 고려하며 동적으로 동영상을 변환 할 때 가능한 빠르게 동영상 변환이 수행될 수 있도록 해준다. 실험 결과 제안된 어댑테이션 시스템은 기존의 동적 어댑테이션 시스템에 비해 약 30배정도 빠르게 어댑테이션을 수행하는 반면, 약 2%정도의 품질 저하가 있었고 중간동영상을 저장하기 위한 추가적인 서버공간이 필요하다는 것을 확인 할 수 있었다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.375-384
• /
• 2016

본 논문에서는 스테레오 영상과 스테레오 영상 바깥 시점의 위성 영상 그리고 상응하는 깊이 영상이 입력으로 주어질 때 이 입력 영상들을 압축에 적합한 포맷으로 변환하고 활용하여 중간시점 영상을 합성하는 새로운 기법을 제안한다. 송출 단에서 깊이 영상들은 하나의 global 영상으로, 위성영상은 시점 이동 시에 발생하는 프레임 밖의 영역 및 가려짐 영역과 같은 홀 영역에만 해당하는 residual 영상으로 변환 후에 데이터 량을 줄이기 위하여 다운샘플링하고 주시점의 스테레오 영상과 더불어 HEVC 코덱으로 부호화 한 후 전송한다. 수신 단에서 복호화된 각 입력 영상들을 이용하여 스테레오 영상 간 그리고 스테레오 영상과 위성 영상간의 중간시점 영상을 합성한다. 실험을 통하여 제안한 포맷을 이용하여 합성한 중간 시점 영상을 MVD(Multiview Video plus Depth) 포맷을 이용하여 합성한 중간 시점 영상과 비교했을 때 전송하는 데이터의 비트율(bit-rate) 대비 객관적 그리고 주관적 화질이 뛰어남을 확인하였다.

• 무역학회지
• /
• 제41권2호
• /
• pp.97-121
• /
• 2016

41개국 34개 산업의 부가가치수출 RCA를 계산하고 각국 각 산업의 경쟁력을 평가하였다. 중국의 성장속도가 한국보다 빠른 것은 사실이지만 한국의 수출을 대체 또는 추월하고 있다는 증거는 미약하다. 수출 주력산업에서의 일본과의 경쟁력 격차가 확대되고 있다는 주장 또한 설득력이 미흡했다. 전세계 국가-산업의 패널분석의 시사점은, 대 세계 경쟁력을 유지하는 방편으로 산업 내 교역 특히 중간재 교역이 활성화되면서 부가가치 RCA와 총수출 RCA 간에 격차가 발생한다는 것이다.

• 국제지역연구
• /
• 제15권2호
• /
• pp.125-150
• /
• 2011

경제가 선진화 되면서 나타나는 경제의 서비스화는 일반적으로 생산성 저하 현상을 야기할 것이라는 우려가 있다. 그러나 선진국의 경우 경제의 서비스화 현상이 진행되면서 생산성이 오히려 상승하는 Baumol의 역설 현상이 발생하였다. Oulton(1999, 2001)은 이러한 현상의 이유로 하나의 산업에서의 생산이 타 산업으로부터 중간재를 공급받아 생산되는 연쇄과정인 전후방연관효과에서 찾고 있다. 따라서 본 연구에서는 Oulton(1999, 2001)의 이론을 실증적으로 검증해 볼 필요성이 있다고 판단하였다. 또한 더미변수를 이용하여 소비자 서비스와 생산자 서비스의 중간 투입 간의 영향력 차이를 파악하고자 하였다. 위의 연구 목적을 달성하기 위해 한국은행에서 발간되는 산업연관표(1990, 1995, 2000, 2005)의 자료로 멀티레벨모형(Multi-level Model)을 활용하여 이론 검증을 실시하였다. 연구 결과, Oulton(1999, 2001)의 이론과 같이 한국의 경우에 중간재 생산자 서비스의 투입 비중이 상승하면 다요소생산성(Multifactor Productivity)이 상승하였다. 또한 중간재 생산자 서비스의 비중 변화와 달리 중간재 소비자 서비스의 비중 변화는 다요소생산성에 유의한 영향을 유발하지 않았다. 주요 산업(서비스업, 제조업, 그 외 산업)별로 중간재 생산자 서비스의 비중 변화의 효과 차이를 검증한 결과 제조업이 서비스업과 그 외의 기타산업에 비해 중간재 생산자 서비스의 비중 변화의 효과가 더 작았다.

• ETRI Journal
• /
• 제9권1호
• /
• pp.37-42
• /
• 1987

개인용 전자자동설계 시스팀인 EDAS_P의 schematic으로부터 직접 디지틀 회로의 논리동작을 시뮬레이션할 수 있는 게이트 레벨 논리 시뮬레이터(GLSIM_P)를 IBM PC에서 C언어를 이용하여 개발하였다. 다룰수 있는 소자로는 input clock, 일반 게이트 및 clocked 게이트, ROM, RAM, PLA등이다. 논리신호 레벨은 1, 0,*(intermediate)이다. 효율적인 논리해석을 위해 selective trace 및 event driven 방식을 도입하였으며 게이트 500개 정도까지 해석이 가능하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1025-1028
• /
• 1998

Hardware to implement the parallelized Floating-point rounding algorithm is described. For parallelized additions, we propose an addition module which has carry selection logic to generate two results accoring to the input valuse. A multiplication module for parallelized multiplications is also proposed to generate Sum and Carry bits as intermediate results. Since these modules process data in IEEE standard Floatingpoint double precision format, they are designed for 53-bit significands including hidden bits. Multiplication module is designed with a Booth multiplier and an array multiplier.