• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.43-52
• /
• 2005

프리스케일러는 PLL(Phase Locked Loop)의 동작속도를 결정하는 중요한 부분으로서 저전력의 요구조건 또한 만족해야 한다. 따라서 프리스케일러에 적용되는 TSPC(True single pulse clocked) D-플립플롭의 설계가 중요하다. 기존의 TSPC D-플런플롭은 출력단의 글리치(glitch) 문제와 클럭의 프리차지(precharge)구간에서 내부노드의 불필요한 방전으로 인한 소비전력이 증가하는 단점이 있다. 본 논문에서는 프리차지와 방전을 위한 클럭 트랜지스터 패스를 공유함으로서 클럭 트랜지스터의 수를 감소시켰고, 입력 단에 PMOS 트랜지스터를 추가하여 프리차지 구간동안의 불필요한 방전을 차단함으로서 소비전력을 최소화하였다. 또한 출력 단에 mos 트랜지스터를 추가함으로서 글리치 문제를 제거했고, 안정적인 동작을 하는 TSPC D-플립플롭을 제안하였다. 제안된 D-플립플롭을 프리스케일러에 적용시켜 검증한 결과 3.3V에서의 최대동작주파수는 2.92GHz, 소비전력은 10.61mw로 기존의 회로$^[6]$와 비교하였을 때 PDP(Power-Delay-Product) 측면에서 $45.4\%$의 개선된 결과를 얻었다.

• 대한교통학회지
• /
• 제20권4호
• /
• pp.51-61
• /
• 2002

본 연구에서는 운전자 입장에서 원하는 고속도로 다구간의 통행시간을 예측하는 모형을 구축하였다. 현재 지점검지기를 통해 생성되는 예상통행시간 정보는 장거리 통행시 발생되는 시간처짐현상을 반영하지 못하고 있다. 이로 인하여 도로이용자들의 신뢰가 떨어져. 전체적인 ATIS의 효과를 거두지 못하고 있다. 따라서 본 연구에서는 시간처짐 현상과 영업소 지체를 반영한 고속도로 다구간의 통행시간예측을 위하여, 한국도로공사에서 운영중인 검지기의 교통량 자료와 TCS자료를 사용하였다. 또한 실제 시스템에의 적용을 위해 이상치가 섞여 있는 자료를 유지하였다. 예측에 사용된 모형은 3개의 입력유니트와 2개의 출력유니트를 가지는 선행신경망의 형태로 구성하였으며, 학습방법은 역전파법을 이용하였다. 또한 학습속도와 예측력에 영향을 주는 학습계수, 은닉층의 유니트수, 반복 횟수에 따라 12개의 대안을 구성하여 예측결과를 토대로 최적대안을 모형으로 채택하였다. 이러한 본 연구의 자료특성에 의해 원하는 구간까지의 통행시간을 구할 수가 있다.

• 대한전자공학회논문지TC
• /
• 제41권5호
• /
• pp.37-45
• /
• 2004

인터넷이 발전하면서 이전에 존재하던 응용프로그램과는 다른 새로운 응용프로그램들이 등장하고 있으며, 이에 따라 트래픽의 특징 또한 변하고 있다. 그 결과 새로운 응용프로그램이 네트워크 성능에 미치는 영향도 변하고 있다. 현재 널리 사용되고 있는 P2P(Peer to Peer) 응용프로그램이 발생시키는 트래픽은 기존의 웹(HTTP)이나 FTP(File Transfer Protocol) 응용프로그램의 트래픽과 다른 통계적 특징을 보여주고 있다. 본 논문은 P2P 트래픽의 특징을 분석하기 위해 KT(Korea Telecom)의 가입자망 트래픽을 측정하였다. 측정된 트래픽을 플로우별로 분석을 하고, P2P 트래픽의 자기 유사성을 측정하고 웹 트래픽과 비교하였다. 분석 결과 P2P 트래픽은 기존의 웹 트래픽과 비교해 매우 버스트(burst)하였으며, P2P 응용프로그램들이 업스트림 트래픽과 다운스트림 트래픽을 대칭적으로 만들고 있었다. 네트워크에서 발생되는 패킷 손실과 지연 등 QoS 관련 파라미터를 예측하기 위해, 본 논문에서는 잘 알려진 자기 유사 트래픽 모델을 이용하여 P2P 트래픽을 모델링하고 트래픽 모델의 정확성을 검증하기위해 SSQ(Single Server Queue)를 이용하여 손실확률과 평균 지연시간을 비교하였다 시뮬레이션 결과 자기 유사 트래픽 모델은 P2P 트래픽의 성능을 잘 예측할 수 있었으며, 네트워크를 설계하거나 성능을 측정할 때 입력 트래픽으로서 이 트래픽 모델들을 사용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.80-89
• /
• 2000

본 논문에서는 시간제약 조건하에서 순차회로를 위한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 순차회로의 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리한다. 조합논리 부분을 DAG로 표현하여 그래프 분할과 collapsing, bin packing을 수행한다. 그래프 분할에서 DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행시간을 개선하기 위한 것이다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해 CLB의 수가 17.01% 감소되었고, TMCPLD에 비해 수행 시간이 감소되었다.

• 한국산학기술학회논문지
• /
• 제16권4호
• /
• pp.2749-2756
• /
• 2015

최근 데이터의 질이 높아짐에 따라 영상을 처리하는데 많은 시간이 소모되는 문제가 제기되어 영상 처리 알고리즘의 가속화가 필요하게 됨으로써, 기존의 CPU와 CUDA(Compute Unified Device Architecture) 기반의 인식 시스템에서 연산속도와 성능이득 비교를 위해 OpenMP를 가지고 측정할 수 있는 문자 인식시스템으로 학습된 문자데이터가 입력되면 매칭이 가장 잘 되는 영상의 영역을 인식하는 환경으로 구현하여 각 영문 알파벳의 글씨체가 일정하고 크기가 규격화 되어 있으므로 문자를 학습하고 문자 정합도를 계산하기 위한 영상 매칭 방법을 구현하게 되었다. GPGPU(General Purpose GPU)프로그래밍 플랫폼 기술인 CUDA연산 기법을 이용하여 알고리즘을 빠르고 효율적으로 처리하는 OpenMP에서 인텔 i5 2500의 네 개의 코어를 사용하여 인식 할 때, 기존 CPU의 성능보다 4배의 속도가 나오지 않고 데이터의 분할과 병합 연산의 지연으로 인해 약 3.2배의 속도로 향상되는 가속화 방법을 제안하고 그래픽카드에서 처리하는 병렬처리 결과, 순차적 연산을 수행하였던 CPU 기반의 처리에 비해 성능이득이 약 21X(배)로 향상됨을 확인하였다.

• 방송공학회논문지
• /
• 제22권1호
• /
• pp.28-41
• /
• 2017

본 논문에서는 사람의 인지특성을 기반으로 대조 민감도에 의해 나타나는 특성을 모델링 한 JND (Just Noticeable Difference) 모델을 비디오 코딩에 적용하여 압축률을 높이는 방법을 제안한다. 제안하는 방법은 JND 모델에 따른 임계치를 기준으로 양자화 단계에서 비가시 신호를 제한하여 주관적 화질을 유지하면서 비트율을 낮추는 방법으로, 변환을 통해 주파수 도메인으로 변환된 잔차 신호들을 양자화 단계에서 입력으로 받아 신호제한 및 양자화를 수행한다. 양자화 단계에서 주파수 도메인의 신호가 JND 관점에서 유사하게 인지되는 기준 임계치를 구해 잔차 신호에서 비가시 신호를 제한하고 양자화를 수행한 후, 최적의 율-인지왜곡 비용을 갖는 양자화 계수를 선택함으로써 비트율을 절감시킨다. 제안하는 알고리즘의 성능 검증은 최신 비디오 압축 표준인 HEVC (High Efficiency Video Coding)의 참조 소프트웨어인 HM16.0에 적용했으며, CTC (Common Test Condition)의 Random Access 모드에서 HM 16.0을 통해 압축된 영상 대비 평균 4.11%, BQTerrace 영상의 양자화 파라미터 22에서 최대 17.22%의 비트율 절감을 보였으며, Low Delay 모드에서 평균 7.16%, 최대 22.55%, All intra 모드에서 평균 13.41%, 최대 21.64%의 비트율 절감을 보였다. 5명의 평가자들의 주관적 화질 측정으로 평균 DMOS (Difference Mean Opinion Score) 값은 최대 약 0.36 최소 0 정도의 분포를 보였다.

• 자원ㆍ환경경제연구
• /
• 제19권2호
• /
• pp.361-382
• /
• 2010

본 연구는 국내 발전정비산업의 기업 자료와 설문조사를 통해 효율성과 국제경쟁력 결정요인 분석을 시도하였다. 특히 2005년에 국내 발전정비시장의 경쟁력 도입을 2009년으로 유보하였으며, 유보기간 동안 국내 발전정비업체의 경쟁력 강화 육성 정책을 시행하였다. 따라서 2005년의 경쟁도입 유보 정책에 따른 효율성 변화와 설문조사를 통해 국제 경쟁력 결정요인을 분석하였다. DEA를 이용하여 효율성 추정에 사용된 표본은 국내 6개 발전정비회사이며 분석기간은 2003년~2008년까지이다. 효율성 추정 결과에 의하면, 전반기(2003~2005)의 효율성 수준은 0.865인 반면에 후반기(2006~2008)에는 0.947로 전반적인 효율성 수준은 경쟁도입 유보 결정 이후에 개선되었으며 규모의 효율성도 전반기(0.890)에 비해 후반기(0.972)에 개선된 것으로 추정되었다. 한편, Porter의 다이아몬드 모형을 이용하여 국내 발전정비산업의 국제 경쟁력 결정요인을 설문조사를 통해 분석한 결과, 5개 결정요인 중에서 수요조건이 5점 만점에 4.22점을 획득하였으며, 정부부문(3.85), 요소조건 (3.63)의 순으로 높게 나타났다. 가장 취약한 요인은 기업의 전략 조직 경쟁 부문으로 2.94점을 받았다. 따라서 우리나라 발전정비 시장의 확대 가능성은 상당히 높게 평가되고 있으나 이를 충족할 수 있는 기업의 전략 조직 경쟁 부문은 취약한 것으로 볼 수 있기 때문에 이에 대한 기업의 개선 노력이 필요할 것으로 보인다.

• 한국ITS학회 논문지
• /
• 제1권1호
• /
• pp.41-51
• /
• 2002

지능형교통체계의 핵심적인 부분으로써 첨단교통정보체계가 제 역할을 효율적으로 수행하기 위해서는 실시간으로 교통정보제공을 위해 도로에 설치된 각종 정보수집체계들로부터 수집된 정보를 적절히 처리하여 정확하고 신속하게 통행시간 변화를 파악하고 산출하는 것은 무엇보다도 중요하다. 현재 구간통행시간은 Beacon, GPS, AVI 등을 이용한 구간검지체계나 Loop 검지기, 영상검지기, RTMS 등을 이용한 지점검지체계로부터 산출$\cdot$추정되어진다. 구간검지기체계로부터 산출되는 통행시간은 정확하나 이미 정보제공 구간을 통과한 차량에 의해 산출되기 때문에 실시간 정보제공을 위한 수단으로서는 한계가 있다. 또한 동시간대 지점검지기 자료를 이용하여 추정되는 통행시간은 산출방법에 따라서 그 정확도가 크게 달라지며 각 구간에 존재하는 다른 차량의 교통특성에 의해 산출되기 때문에 실제 통행시간값과 차이가 발생 한다. 본 연구에서는 지점별 검지기자료와 구간통행시간의 관계를 고려하여 신경망을 이용한 통행시간추정방법을 제시하였다. 입력변수에 따라 분류된 모형을 남산1호터널구간의 검지기 데이터와 AVI 자료를 이용하여 통행시간을 추정해본 결과 지체발생시간대 90$\%$ 이상이 5$\~$15분 이내로 수렴하였으며 시간에 따른 추정 통행시간의 변화가 전반적으로 실제통행시간과 비슷한 추세를 보였다. 또한 기존에 발생하던 정보제공시점의 시간처짐 현상 및 뒤늦게 발생하던 지체발생 및 해소가 완화되었다.

• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.224-234
• /
• 2000

본 논문에서는 시간제약 조건하에서 순차회로를 위한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 순차회로의 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리한 후 조합논리 부분을 DAG로 표현한다. DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 앙웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 게산하여 CPLD를 구성하고 있는 CLV의 OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해 CLB의 수가 15.58% 감소되었고, TMCPLD에 비해 수행 시간이 감소되었다.

• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.872-882
• /
• 1994

본 논문에서는 통신위성중계기의 송, 수신 신호의 크기에 따른 안테나부의 시스템 특성으로 고려하여 대역통과여파기 형태의 이득특성을 갖는 저잡음증폭기를 설계, 제작하였다. 한 예로써, 위성통신용 수신주파수인 14.0~14.5GHz.에서 2단 저잡음증폭기와 4단 증폭기를 설계, 제작하였다. 제작된 2단 저잡음증폭기는 대역내에서 20.3dB +- 0.1dB의 이득, 1.44dB+-0.04dB의 잡음지수, 송신주파수 대역(12.25~12.75GHz)에서 14dB의 Rejection을 보여주었다 이 저잡음증폭기는 이득, 잡음지수, 군지연 특성면에서도 모두 설계치와 잘 일치하였다. 또한 제작된 4단 증폭기는 42dB 이상의 이득에 +-0.25dB 이내의 평탄도를 보여 주었고, 송신주파수 대역에서의 Rejection은 28dB로 측정되었다. 본 논문에서 제작된 협대역 저잡음 증폭기는 위와 같은 송신대역 Rejection 특성으로 인하여 중계기의 수신부 입력여파기와 주파수변환부내의 여파기의 설계 사양을 완화시키고 설계 및 제작비용을 낮출 수 있다.