The Transactions of the Korea Information Processing Society (한국정보처리학회논문지)

Korea Information Processing Society (한국정보처리학회)
권호 표지

Development of CPLD technology mapping algorithm for Sequential Circuit under Time Constraint

시간제약 조건하에서 순차 회로를 위한 CPLD 기술 매핑 알고리즘 개발

  • Published : 2000.01.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a new CPLD technology mapping algorithm for sequential circuit under time constraints. The algorithm detects feedbacks of sequential circuit, separate each feedback variables into immediate input variable, and represent combinational part into DAG. Also, among the nodes of the DAG, the nodes that the number of outdegree is more than or equal to 2 is not separated, but replicated from the DAG, and reconstructed to fanout-free-tree. To use this construction method is for reason that area is less consumed than the TEMPLA algorithm to implement circuits, and process time is improved rather than TMCPLD within given time constraint. Using time constraint and delay of device the number of partitionable multi-level is defined, the number of OR terms that the initial costs of each nodes is set to and total costs that the costs is set to after merging nodes is calculated, and the nodes that the number of OR terms of CLBs that construct CPLD is excessed is partitioned and is reconstructed as subgraphs. The nodes in the partitioned subgraphs is merged through collapsing, and the collapsed equations is performed by bin packing so that if fit to the number of OR terms in the CLBs of a given device. In the results of experiments to MCNC circuits for logic synthesis benchmark, we can shows that proposed technology mapping algorithm reduces the number of CLBs bu 15.58% rather than the TEMPLA, and reduces process time rather than the TMCPLD.

본 논문에서는 시간제약 조건하에서 순차회로를 위한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 순차회로의 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리한 후 조합논리 부분을 DAG로 표현한다. DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 앙웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 게산하여 CPLD를 구성하고 있는 CLV의 OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해 CLB의 수가 15.58% 감소되었고, TMCPLD에 비해 수행 시간이 감소되었다.

Keywords

References

  1. The Altera Data Book, Altera Corporation, 1996
  2. The MACH 4 Family Data Sheet, Advanced Micro Devices, 1996
  3. J. Cong and Y. Ding, 'Simultaneous Depth and Area Minimization in LUT-based FPGA Mapping,' UCLA Department of Computer Science Technical Report, CSD TR_9500001
  4. R. J. Francis, J. Rose and Z. Vranesic, 'Chortle-crf : Fast Technology Mapping for Lookup Table-Based FPGAs,' 28th ACM/IEEE Design Automation Conference, pp.227-233. 1991 https://doi.org/10.1145/127601.127670
  5. R. J. Francis, J. Rose and Z. Vranesic, 'Technology Mapping of Lookup Table-Based FPGAs for Performance,' 1991 IEEE Conference on Computer-Aided Design, pp.568-571, 1991 https://doi.org/10.1109/ICCAD.1991.185334
  6. E. M. Sentovice et aI., 'SIS: A System for Sequential Circuit Synthesis : , Technical Report UCB/ERL M92/ 41, Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 1992
  7. J. L. Kouloheris, 'Empirical Study of the Effect of Cell Granularity on FPGA Density and Performance,' Ph. D. Thesis, Department of Electrical Engineering Stanford University, 1993
  8. A. H. Farrahi and m. Sarrafzadeh, 'Complexity of the Lookup-Table Minimization Problem for FPGA Technology Mapping,' IEEE Transactions and Systems, Vol.13, No. 11, pp.1319-1332, 1994 https://doi.org/10.1109/43.329262
  9. J. H. Anderson and S. D. Brown, 'Technolog Mapping for Large Complex PLDs,' Proceeding of the 35th DAC, pp.698-703, 1998 https://doi.org/10.1145/277044.277220
  10. 김희석, 변상준 'EDIF Netlist를 이용한 PLD 설계용 톨 개발', 한국정보처리학회 논문지, 제5권, 제4호, pp.1025-1032 , 1998
  11. 김희석, 변상준, : 시간 제약 조건을 고려한 CPLD 기술 매핑 알고리즘 개발', 전자공학회논문지, 제 36권 C 편 제 6호, pp.403-411, 1999