• 대한전자공학회논문지SP
• /
• 제44권1호
• /
• pp.49-55
• /
• 2007

본 논문에서는 필드/프레임의 공간적, 시간적 움직임 특성을 활용한 디인터레이스드 기법을 이용해 재구성된 영상프레임으로부터 넓은 탐색영역에서의 움직임추정이 가능한 이중연산구조 기반의 다해상도 계층적 움직임 추정 방식(multi- resolution hierarchical motion estimation, MHME)의 효율적인 다중연산구조 기반의 움직임 추정을 제안한다. 공간적, 시간적 움직임 특성으로부터 디인터레이스드 기법을 적용하여 재구성된 영상프레임으로부터는 계층적 움직임 추정방식을 적용하여 빠른 움직임 영역에서도 화질의 열화가 거의 없는 다해상도 계층적 움직임 추정(MHME) 영상처리를 구현하였고, 비교적 높은 PSNR을 얻을 수 있었다. 다양한 모드 M=2 또는 M=3의 여러 가지 모의실험을 통해 제안된 구조가 전역탐색 블록정합 알고리듬(Full-search Block Matching Algorithm, FBMA)에 대하여 예측성능에 있어 최고 1.49dB(CAR), 최저0.421dB(Mobile & Calendar)의 모의실험결과 평균 -0.7dB 정도의 미소한 평균 PSNR 저하를 나타내었다. 이의 구현을 위해 제안된 전역/후역 탐색방식의 연산처리방식은 하나의 처리기소자(Processor Element, PE)에 이중연산처리기(DAPE) 구조를 채택하여 제한된 PE로부터 넓은 탐색영역에서의 움직임 추정이 가능한 전역/후역 탐색방식(Foreground & Background Search Algorithm, FBSA)의 비트 처리열 탐색 알고리듬을 제안 적용하여 움직임추정 연산의 성능을 구조적으로 향상시키는 다중프로세서 어레이 구조(Multiple Processor Array Unit, MPAU)를 개발 제안하였다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.63-72
• /
• 2007

본 논문에서는 멀티미디어 무선단말기에 적합한 코프로세서를 설계하였다. 멀티미디어 무선단말기는 많은 양의 멀티미디어 데이터를 실시간으로 처리하기 때문에 고속 멀티미디어 연산을 지원하는 코프로세서가 요구된다. 따라서 본 논문에서는 재구성 가능한 구조를 사용하여 고속 연산이 가능한 코프로세서의 구조를 제안하고 이를 설계하였다. 제안된 코프로세서는 재구성이 가능할 뿐만 아니라 PE(Processing Element)들을 그룹 단위로 묶어서 응용분야에 따라 확장이 가능하도록 하였으며 곱셈기를 사용하지 않고 곱셈처리가 가능하도록 하였다. 또한 메인 프로세서의 시스템 I/O 버스에 연결되도록 하였기 때문에 모든 프로세서에 연결이 가능하도록 하였다. 제안된 코프로세서는 VHDL을 이용하여 설계되었으며 설계된 코프로세서를 기존의 재구성 가능한 코프로세서 및 상용 임베디드 프로세서와 구조비교 및 성능비교를 하였다. 비교 결과, 제안된 코프로세서는 기존의 재구성 가능한 코프로세서에 비해 융통성 및 하드웨어 크기 면에서 우수함을 나타내었고, 실제 DCT 응용분야에서 상용 ARM 프로세서에 비해 26배의 속도증가를 보였으며 고속 DCT코어를 탑재한 ARM프로세서와의 비교에서 11배의 속도증가를 나타내었다.

• 대한전자공학회논문지TC
• /
• 제39권1호
• /
• pp.34-41
• /
• 2002

기존의 IS-95 시스템에서는 다중경로 신호의 컴바이닝을 위해 레이크 수신기의 각 핑거에 시간 정렬 버퍼(time-deskew buffer or FIFO)를 사용하였다. IS-95 시스템의 경우, 단일 반송파를 사용하여 핑거의 수가 작고 확산 이득도 크기 때문에, 버퍼의 수와 크기가 작아서 기존 방식으로 설계해도 크게 문제가 되지않았다. 그러나, cdma2000 시스템에서는 고속의 데이터를 다중 반송파에 분할하여 보내고 확산 이득도 매우 작기 때문에, FIFO의 수와 크기는 매우 커지고 버퍼의 하드웨어 복잡도가 증가하여 설계의 큰 걸림돌이 된다. 따라서, 본 논문에서는 cdma2000 시스템용 레이크 수신기에서 FIFO의 수를 줄이기 위해, 심볼 정렬과 컴바이닝을 동시에 수행할 수 있는 새로운 심볼 정렬 및 컴바이닝 기법을 제안하고자 한다. 레이크 수신기당 3개의 핑거를 사용하는 경우, 제안된 방식은 기존 방식 보다 버퍼의 하드웨어 복잡도를 약 60% 이상 줄일 수 있고, 4개의 핑거를 사용하는 경우에는 약 70%이상을 줄일 수 있다. 더욱이, 제안된 알고리듬은 핑거의 수에 상관없이 복조하고자 하는 채널당 1개의 FIFO 레지스터를 사용하기 때문에, 성능향상을 위해 많은 수의 핑거를 사용하는 시스템에도 매우 효율적이다.

• 전자공학회논문지SC
• /
• 제49권4호
• /
• pp.10-16
• /
• 2012

영상 기반 반도체 검사 장비의 검사 고속화와 검사 정확도를 위해, 넓은 FOV와 고해상도를 동시에 가지는 2차원 영상을 획득하는 것은 검사 장비에 필수적이다. 본 논문에서는 정밀도와 FOV 측면에서 양질의 영상 획득을 위한 새로운 영상획득 시스템을 제안하였다. 제안시스템은 하나의 렌즈와 광분할기, 두 개의 카메라 센서, 스테레오 영상획득 보드로 구성되며, 하나의 렌즈를 통해 입력되는 영상을 두 개의 카메라 센서를 통해 동시에 영상 획득한다. 획득된 영상의 정합을 위해, 첫 번째로 Zhang의 카메라 교정 방법을 적용시켜 각각의 카메라를 교정한다. 두 번째로 다른 카메라에서 획득한 두 영상들 사이의 수학적인 정합 함수를 찾기 위해 각 영상의 호모그래피(homography)를 이용하여, 양측 카메라간의 정합 행렬을 계산한다. 영상 호모그래피를 통해서, 획득된 두 영상은 하나의 최종 검사 영상으로의 통합을 위해 최종적으로 정합될 수 있다. 다중 카메라로부터 입력되는 다중 영상들을 활용하는 제안 검사 시스템은 실시간 영상 정합을 위해 매우 빠른 프로세스 유닛의 도움이 필요하다. 이를 위해 CUDA (Compute Unified Device Architecture)기반 병렬 프로세싱 하드웨어 및 소프트웨어를 활용한다. 두 개의 분할된 영상으로부터 실시간으로 정합된 영상을 얻을 수 있었으며, 마지막으로 연속된 실험을 통해 획득한 호모그래피의 정확도를 확인할 수 있다. 실험으로 얻은 결과들은 제안된 시스템과 방법이 대영역 고해상도 검사영상 획득을 위해 효과적임을 보인다.

• 전기전자학회논문지
• /
• 제21권4호
• /
• pp.388-396
• /
• 2017

얼굴 검출에는 다양한 포즈, 빛의 세기, 얼굴이 가려지는 현상 등의 많은 변수가 존재하므로, 높은 성능의 검출 시스템이 요구된다. 이에 영상 분류에 뛰어난 Convolutional Neural Network (CNN)이 적절하나, CNN의 많은 연산은 고성능 하드웨어 자원을 필요로한다. 그러나 얼굴 검출을 위한 소형, 모바일 시스템의 개발에는 저가의 저전력 환경이 필수적이고, 이를 위해 본 논문에서는 소형의 FPGA를 타겟으로, 얼굴 검출에 적절한 3-Stage Cascade CNN 구조를 기반으로하는 CPU-FPGA 통합 시스템을 설계 구현한다. 가속을 위해 알고리즘 단계에서 Adaptive Region of Interest (ROI)를 적용했으며, Adaptive ROI는 이전 프레임에 검출된 얼굴 영역 정보를 활용하여 CNN이 동작해야 할 횟수를 줄인다. CNN 연산 자체를 가속하기 위해서는 FPGA Accelerator를 이용한다. 가속기는 Bottleneck에 해당하는 Convolution 연산의 가속을 위해 FPGA 상에 다수의 FeatureMap을 한번에 읽어오고, Multiply-Accumulate (MAC) 연산을 병렬로 수행한다. 본 시스템은 Terasic사의 DE1-SoC 보드에서 ARM Cortex A-9와 Cyclone V FPGA를 이용하여 구현되었으며, HD ($1280{\times}720$)급 입력영상에 대해 30FPS로 실시간 동작하였다. CPU-FPGA 통합 시스템은 CPU만을 이용한 시스템 대비 8.5배의 전력 효율성을 보였다.

• 정보처리학회논문지D
• /
• 제16D권5호
• /
• pp.767-790
• /
• 2009

임베디드 시스템을 위한 릴리스 플랜 수립은 제품 개발 초기 요구사항 분석 단계에서 요구사항의 우선순위 결정을 통해 달성되므로 우선순위 결정은 매우 중요하다. 이때, 우선순위 활동에서는 요구사항간 의존관계와 제품 개발에 관여하는 관점들을 고려해야 한다. 특히 임베디드 시스템에서 하드웨어와 소프트웨어의 특징에 기반한 아키텍처 스타일에 따른 요구사항간 상충관계는 반드시 반영해야 한다. 그러나, 기존 연구에는 하드웨어 및 소프트웨어로 구성된 시스템에 대한 요구사항을 고려하는 우선순위 선정 프로세스가 체계적이지 못하다. 따라서, 본 논문에서는 임베디드 시스템을 위한 요구사항간 의존관계, 관점에 기반한 요구사항 우선순위의 모델과 프로세스를 제안한다. 이를 위해 아키텍처 스타일에 따른 우선순위 요소 또는 요구사항간 상충관계를 분석하고, 임베디드 시스템 제품 개발에 관여하는 관점들을 식별하여 요구사항 우선순위를 정립한다. 그리고 제안된 방법을 핸드폰 개발 사례의 요구사항 우선순위에 적용하여 신뢰성을 보인다. 본 논문의 기법을 적용하여 임베디드 시스템의 특성에 부합하도록 요구사항을 좀 더 명확하게 최적화하여 우선순위화함으로써 제품 릴리스에 대한 위험성을 최소화할 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권8호
• /
• pp.547-565
• /
• 2009

시뮬레이션은 컴퓨터를 이용하여 실제 사물이나 작업의 상태, 혹은 프로세스를 모방하여 그 특징을 찾아내는 작업을 지칭하며, 시뮬레이터는 이러한 시뮬레이션 작업을 수행하는 하드웨어/소프트웨어 도구를 말한다. 다양한 시뮬레이터의 개발에 있어 공통적으로 요구되는 비기능적 속성은 변경가능성, 상호 운영성, 확장성이다. 그러나 기존의 시뮬레이터 개발에 관한 연구는 관심 시뮬레이션 모델에 대한 개발에 관한 것이며, 이러한 비기능적 요구사항에 대한 관심이 적다. 이에 본 논문에서는 소프트웨어 기반 시뮬레이터 개발에 있어 요구되는 비기능적 요구사항 중 변경가능성, 상호운영성, 확장성을 고려한 시뮬레이터 아키텍처 패턴을 제시한다. 본 논문에서는 아키텍처 패턴을 정의하기 위해 시뮬레이터의 필수 요소를 파악하고 그들 간의 관계를 정의하였으며, 비기능적 요구사항을 반영할 수 있는 구조로 설계하였다. 제시된 패턴은 다양한 시뮬레이션 모델을 구축할 수 있도록 시뮬레이션 모델 컴포넌트를 중심으로 이들의 조합을 통해 문제를 해결할 수 있다. 이는 시뮬레이션 모델의 재구축을 통해 유연하게 시스템의 변경가능성을 보장하며, 시뮬레이션 모델에 다양한 인터페이스를 추가할 수 있고, 시뮬레이션 모델 컴포넌트의 인터페이스를 통일시켜 상호운영성 및 확장성을 보장한다. 이 논문의 아키텍처 패턴은 향후 개발될 다양한 소프트웨어 기반 시뮬레이터의 참조 모델로 활용될 수 있다.

• 한국전자통신학회논문지
• /
• 제19권2호
• /
• pp.335-343
• /
• 2024

본 논문은 FMCW LiDAR의 실시간 표적 신호처리 기법에 관해 기술하고 있다. FMCW LiDAR는 높은 검출민감도를 가져 낮은 출력만으로 장거리 측정이 가능하면서도 눈, 비, 안개 등 열악한 환경에서 강건한 검출성능을 가져 자율주행자동차용 차세대 LiDAR로 주목받고 있다. 본 논문은 주파수 영역의 신호처리를 위해 필요한 고속 데이터 획득, 전송 및 병렬 신호처리를 위한 하드웨어 구조에 대해 기술하였다. 획득된 시계열 신호로부터 주파수 특성을 분석하기 위하여, 푸리에 변환 연산을 FPGA로 구현하였다. 변환된 주파수영역 데이터로부터 강건한 표적검출 성능을 확보하기 위한 C-FAR 알고리즘에 대해 기술하였다. 표적의 스펙트럼 신호로부터 주파수 측정값의 해상도를 향상하고, 측정된 주파수 값을 표적의 거리 및 속도 정보로 변환하는 과정에 대해 상세히 기술하였다. 스캐너 2D 위치 및 표적의 거리 정보를 활용하여 3차원 영상으로 변환하고 이를 전시하였다. 제안된 FPGA 구조의 병렬 신호처리 알고리즘 적용을 통하여 FMCW LiDAR의 실시간 표적 신호처리 및 고해상도 영상획득 성능을 확인하였다.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.253-263
• /
• 2013

광학측정기법 중 주파수 스캐닝 간섭계는 기존 3차원 측정기법과 비교하여 광학 하드웨어 구조가 측정과정동안 고정되어 있어, 대물렌즈나 대상물체의 수직 스캐닝 없이 단지 광원의 주파수만 특정한 주파수 밴드내에서 스캐닝 하여 대상물체에 주사되므로, 우수한 광학 측정 성능을 보인다. 광원의 주파수를 변경하여 간섭계를 통해 간섭 영상을 획득한 후, 밝기 영상 데이터를 주파수 영역 데이터로 변환하고, 고속 푸리에 변환을 통한 주파수 분석을 이용하여 대상 물체의 높이 정보를 계측한다. 하지만, 대상물체의 광학적 특성에 기인한 광학노이즈와 주파수 스캐닝동안 획득되는 영상의 수에 따라 증가하는 영상처리시간은 여전히 주파수 스캐닝 간섭계의 문제이다. 이를 위해, 1) 편광기반 주파수 스캐닝 간섭계가 광학 노이즈에 대한 강인성을 확보하기 위해 제안되어진다. 시스템은 주파수 변조 레이저, 참조 거울 앞단의 ${\lambda}/4$ 판, 대상 물체 앞단의 ${\lambda}/4$ 판, 편광 광분배기, 이미지 센서 앞단의 편광기, 광섬유 광원 앞단의 편광기, 편광 광분배기와 광원의 편광기 사이에 위치하는 ${\lambda}/2$ 판으로 구성된다. 제안된 시스템을 이용하여, 편광을 기반으로한 간섭이미지의 대조대비를 조절할 수 있다. 2) 신호처리 고속화 방법이 간섭계 시스템을 위해 제안되며, 이는 그래픽 처리 유닛(GPU)과 같은 병렬처리 하드웨어와 계산 통합 기기 구조(CUDA)와 같은 프로그래밍 언어로 구현된다. 제안된 방법을 통해 신호처리 시간은 실시간 처리가 가능한 작업시간을 얻을 수 있었다. 최종적으로 다양한 실험을 통해 제안된 시스템을 정확도와 신호처리 시간의 관점으로 평가하였고, 실험결과를 통해 제안한 시스템이 광학측정기법의 실적용을 위해 효율적임을 보였다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제2권2호
• /
• pp.81-90
• /
• 2013

지난 10여년 동안 컴퓨팅 분야는 다양한 연구와 변화를 통하여 눈부신 발전을 이루어오고 있다. 반도체 기술의 발전은 프로세서 및 시스템 아키텍처, 프로그래밍 환경 등에 새로운 패러다임의 변화를 야기하고 있다. 특히 고성능컴퓨팅(HPC)분야는 첨단 기술이 집적된 분야로써, 한 국가의 경쟁력으로 간주되고 있다. 2000년대 후반부터 선진 국가들은 Exascale의 슈퍼컴퓨팅 기술의 개발에 박차를 가하고 있으나, 한국의 경우 ICT 분야에 집중하여 관련 핵심기술의 확보가 시급한 상황이다. 본 논문에서는 슈퍼컴퓨팅 기술을 확보하고 대규모 유전체 분석 및 단백질 구조 분석을 위한 고성능 컴퓨팅 시스템인 MAHA 슈퍼컴퓨팅 시스템의 아키텍쳐를 제시하고 설계 및 구현에 관하여 서술한다. MAHA 슈퍼컴퓨팅 시스템은 컴퓨팅 하드웨어, 파일 시스템, 시스템 소프트웨어 및 바이오 응용으로 구성되며, 성능/$, 성능/면적 및 성능/전력을 향상시키기 위한 이종 매니코어 연산장치에 기반 한 고성능 컴퓨팅 구조를 설계하였다. 대규모 데이터에 대한 빠른 처리를 위하여 SSD 및 MAID시스템에 기반 한 고성능 저전력 파일시스템과 사용자 편의성 및 이종 매니코어 자원의 효과적인 활용을 통한 바이오 응용 성능 향상을 위한 시스템 소프트웨어를 설계하였다. 2011년 12월 MAHA 슈퍼컴퓨팅 시스템은 32개의 컴퓨팅 노드에 기반 하여 이론 성능 50 테라 플롭스, 실측 성능 30.3 테라 플롭스(시스템 효율 56.2%)로 설계, 구축 되었으며, 2013년 100 테라 플롭스 규모로 확장될 예정이다.