• 전자공학회논문지D
• /
• 제34D권10호
• /
• pp.14-23
• /
• 1997

An MMIC downconverting mixer for cellular phone application has been successfully developed using an MMIC process including $1 \mu\textrm{m}$ ion implanted gaAs MESFET and passive lumped elements consisting of spiral inductor, $Si_3N_4$ MIM capacitor and NiCr resistor. The configuration of the mixer presented in this paper is single-ended dual-gate FET mixer with common-source self-bias circuits for single power supply operation. The dimension of the fabricated circuit is $1.4 mm \times 1.03 mm $ including all input matching circuits and a mixing circuit. The conversion gian and noise figure of the mixer at LO powr of 0 dBm are 5.5dB and 19dB, respectively. The two-tone IM3 characteristics are also measured, showing -60dBc at RF power of -30dBm. Allisolations between each port show better than 20dB.

• 한국전자파학회논문지
• /
• 제11권1호
• /
• pp.102-109
• /
• 2000

본 논문에서는 GaAs PHEMT를 제작한 후 이를 사용하여 B←WLL용 MMIC 저잡음 증폭기를 설계하였다. LNA 설계에 사용된 PHEMT는 $0.35\mu\textrm{m}$ 게이트 길이와 $120\mu\textrm{m}$의 게이트 폭을 갖고 있으며 본 실험실에서 직접 제작했다. 총 3단으로 설계된 LNA의 1단에서는 높은 안정도와 저잡음 특성을 위해 소오스단에 직렬 인덕티 브 궤환회로룹 사용하였으며,2단-3단에서는 칩의 크기를 최소화 할 수 있도록 2단-3단 사이에 중간단 정합회 로틀 사용하지 않는 회로 구조로 설계하였다. 설계된 LNA의 시율레이션 결과, 25.5 -27.5 GHz 대역에서 0.851 1.25 dB의 잡음지수와 22.08-23.65 dB의 521 이득을 얻었고 전체 칩 크기는 $3.7\times1.6 mm^2$이다.

• 센서학회지
• /
• 제4권4호
• /
• pp.29-40
• /
• 1995

본논문(本論文)에서는 정전유도(靜電誘導) 트랜지스터의 잡음원인분석(雜音原因分析)을 위하여 직류(直流) 및 잡음특성(雜音特性), 잔존성분(殘存成分), 입력용량등(入力容量等)의 정무화(定武化)에 필요(必要)한 잡음(雜音) 등가회로(等價回路)를 제안(提案)하였다. 가장 단순(單純)한 잡음(雜音) 등가회로(等價回路)는 정전유도(靜電誘導) 트랜지스터의 동작원리(動作原理)에 의한 모델이며, 이 모델에 의한 실측치(實測値)가 산탄(shot) 잡음(雜音)보다 작게 나타났다. 소스 저항(抵抗)이 삽입(揷入)된 등가회로(等價回路)에서는 소스 저항(抵抗)의 부귀환효과(負歸還效果)에 의하여 산탄 잡음(雜音)이 저감(低減)됨을 확인(確認)하였다. 정확(正確)한 잡음저감원인(雜音低減原因)을 분석(分析)하기 위하여 소스 저항(抵抗)과 드레인 저항(低抗)의 계산식(計算式)을 유도(誘導)하기 위한 등가회로(等價回路)를 제안(提案)하였다. 등가회로(等價回路) 확인(確認) 실험(實驗)에서는 잔존성분(殘存成分)에 대한 신호원저항(信號源抵抗)과 출력부하저항(出力負荷抵抗)의 영향(影響)은 작으며, 잔존성분(殘存成分)은 입력환산등가잡음저항(入力換算等價雜音抵抗)으로 나타낼 수 있다. 또한, 입력용량(入力容量)은 부하저항(負荷抵抗)이 $0{\Omega}$일 때 13.6pF이며, 게이트 배선등(配線等) 정전유도(靜電誘導) 트랜지스터 동작(動作)에 직접(直接) 관여(關與)하지 않는 용량(容量)은 10pF정도(程度)이다.

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.796-805
• /
• 2000

30dB의 선형이득과 2.6dB의 잡음지수 성능을 갖는 위성통신중계기용 30GHz대 저잡음증폭기 모듈이 MMIC와 박막 MIC기술로 개발되었다. 두 종의 MMIC 회로가 저잡음증폭기 모듈에 사용되었는데, 하나는 초저잡음용 MMIC 회로이고, 다른 하나는 광대역 고이득용 MMIC 회로이다. MMIC 회로 제작에 사용된 증폭소자는 0.15$mu extrm{m}$게이트 길이를 갖는 pHEMT이다. 두 개의 MMIC 회로를 상호 연결하고 저잡음증폭기 모듈을 완성하기 위하여 박막기술을 이용하여 마이크로스트립 선로를 구현하였으며, 안정된 DC 전원 공급을 위하여 후막기술을 이용한 바이어스 회로를 개발하였다. 저잡음증폭기 모듈의 입력측은 위성중계기의 안테나로부터의 신호를 받아들이기 위하여 도파관 형태로 설계되었으며, 출력측은 주파수변환부와의 접속을 위하여 K-컨넥터로 구현되었다. 모든 제작 공정에는 실제 위성용 부품 제작 기술이 도입되었으며, 위성중계기에 탑재되는 부품에 요구되는 온도시험 및 진동시험을 실시하였다. 제작된 저잡음증폭기 모듈은 동작목표 대역인 30~31GHz에서 30dB 이상의 이득, $\pm$0.3dB의 이득평탄도, 그리고 2.6dB이하의 우수한 잡음지수를 가진 것으로 측정되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권3호
• /
• pp.148-152
• /
• 2009

Recent CMOS technology scaling has seriously eroded the bit-line noise immunity of register files due to the consequent increase in active bit-line leakage currents. To restore its noise immunity while maintaining performance, we propose and evaluate a $256{\times}40$-bit register file incorporating dual-$V_t$ bit-lines with a boosted gate overdrive voltage in 65 nm bulk CMOS technology. Simulation results show that the proposed bootsrapping scheme lowers leakage current by a factor of 450 without its performance penalty.

• Journal of electromagnetic engineering and science
• /
• 제3권2호
• /
• pp.118-125
• /
• 2003

This paper presents a 5.8-㎓ oscillator that uses a novel defected ground structure(DGS), which is etched on the metallic ground plane. As the suggested defected ground structure is the structure for mounting an active device, it is the roles of a feedback loop inducing a negative resistance as well as a frequency-selective circuit. Applying the feedback loop between the drain and the gate of a FET device produces precise phase conversion in the feedback loop. The equivalent circuit parameters of the DGS are extracted by using a three-dimensional EM simulation ,md simple circuit analysis method. In order to demonstrate a new DGS oscillator, we designed the oscillator at 5.8-㎓. The experimental results show 4.17 ㏈m output power with over 22 % dc-to-RF power efficiency and - 85.8 ㏈c/Hz phase noise at 100 KHz offset from the fundamental carrier at 5.81 ㎓.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.583-586
• /
• 2005

In this paper, millimeter-wave monolithic integrated circuit (MIMIC) low noise amplifier (LNA) for V-band, which is applicable to 58 GHz, we designed and fabricated. We fabricated the module using the fabricated LNA chips. The V-band MIMIC LNA was fabricated using the high performance $0.1\;{\mu}\;m$ ${\Gamma}-gate$ pseudomorphic high electron mobility transistor (PHEMT). The MIMIC LNA was designed using active and passive device library, which is composed $0.1\;{\mu}\;m$ ${\Gamma}-gate$ PHEMT and coplanar waveguide (CPW) technology. The designed V-band MIMIC LNA was fabricated using integrated unit processes of active and passive device. Also we fabricated CPW-to-waveguide fin-line transition of WR-15 type for module. The Transmission Line was fabricated using RT Duroid 5880 substrate. The measured results of V-band MIMIC LNA and Module are shown $S_{21}$ gain of 13.1 dB and 8.3 dB at 58 GHz, respectively. The fabricated LNA chip and Module in this work show a good noise figure of 3.6 dB and 5.6 dB at 58 GHz, respectively.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.669-676
• /
• 2012

본 논문에서는 써미스터를 이용한 온도보상회로를 이용하여 레이더 센서의 양산성을 향상시킬 수 있는 방안을 제시하였다. 레이더 센서에 사용되는 DRO(Dielectric Resonator Oscillator)의 유전체공진기를 제거한 후, FET의 게이트에 적절한 바이어스전압을 인가할 수 있는 온도보상회로를 이용하여 정확한 발진주파수를 조정하는데 필요한 시간을 절약함으로써 양산이 용이하도록 하였는데, 본 논문에서 제안한 방법으로 제작한 레이더 센서의 출력주파수는 $-20^{\circ}C-+55^{\circ}C$의 온도범위에서 15.67MHz의 변화량을 보였으며, 출력크기의 변화는 0.65dB, 위상잡음 특성은 1MHz에서 -105.47dBc로 같은 온도범위에서 25MHz의 출력주파수 변화, 0.42dB의 출력크기 변화, -107.40 dBc의 위상잡음 특성을 보이는 유전체공진기를 이용한 발진기보다 우수하거나 비슷한 특성을 나타내었다.

• 한국인터넷방송통신학회논문지
• /
• 제20권4호
• /
• pp.129-133
• /
• 2020

본 논문에서는 W-대역 저잡음증폭기의 온도에 따른 이득 변동을 경감시킬 수 있는 온도보상회로를 기술하였다. 제안된 캐스코드 온도보상 바이어스회로는 공통-소스 저잡음증폭기의 게이트 바이어스를 자동으로 조절하여 소신호 이득의 변화를 억제한다. 설계된 회로는 100-nm GaAs pHEMT 공정 디자인킷으로 구현되었다. 제안된 바이어스 회로를 적용한 W-대역 저잡음증폭기의 시뮬레이션 이득값은 -35~71℃ 범위에서 20 dB 이상, ±0.8 dB 내의 변동값을 보였다. 본 논문에서 제시한 회로는 레이더용 밀리미터파 수신기에 적용되어 안정적인 성능을 낼 수 있을 것으로 기대된다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.15-23
• /
• 1998

본 논문에서는 DGFET를 이용한 초고주파용 분포형 믹서가 연구되었다. 분포형 믹서 회로는 게이트, 드레인 전송선로와 입, 출력단에서 정합회로 및 DGFET들로 구성된다. RF와 LO신호가 각 게이트 전송선로의 입력 단에 인가되면, DGFET의 전달 컨덕턴스를 통해 드레인 전송선로로 전달되며, 각 드레인단의 출력된 신호들은 설계에 따라 동위상으로 더해지게 되고, 이러한 형태의 믹서는 변환이득을 개선할 수 있을 뿐만 아니라 각 소자의 임피던스가 전송선로에 흡수되므로 초광대역을 특성을 갖는다. 또한, 보다 높은 주파수까지 광대역 특성을 갖게 하기 위해서 각 전송선로의 입 출력 단에 m-유도 영상 임피던스 개념을 도입하여 입 출력 단을 정합 하였다, 이러한 분포형 믹서를 마이크로스트립 기판 위에 설계 및 제작하였고 광대역 특성 및 변환이득, RF/LO 분리도 등을 컴퓨터 시뮬레이션 및 실험을 통해 검증하였다.