• 대한전자공학회논문지TC
• /
• 제46권1호
• /
• pp.102-106
• /
• 2009

본 논문은 EER(Envelope Elimination and Restoration)에 적용된 class F 전력 증폭기의 드레인 전압의 변화에 따른 출력 정합회로의 최적화에 대하여 연구하였다. EER 구조에 적용된 class F PA의 PAE(Power Added Efficiency)를 개선하기 위해 고조파 조정 회로에 Varactor 다이오드를 사용하였다. 포락선의 변화에 따라 2차 고조파는 단락 시키고 3차 고조파는 개방 시키도록 설계되었으며 본 논문에서 제안된 고조파 조정 회로를 통해 드레인 전압이 25 V에서 30 V까지 변화할 때 수 %의 PAE 개선 효과를 얻을 수 있었다.

• 대한전자공학회논문지TC
• /
• 제47권2호
• /
• pp.80-85
• /
• 2010

본 논문에서는 EER(Envelope Elimination and Restoration)구조를 응용하여 전력 증폭기의 효율을 극대화 하였으며, EER 구조의 취약점인 선형성을 메타구조를 이용하여 개선하였다. 고효율을 얻기 위해 class-F급 전력 증폭기를 설계하였으며 포락선 검파기를 이용하여 전력 증폭기의 구동 전력을 조절하였다. 또한, 정합 회로의 비정합에 의한 고조파 성분들을 대역통과 필터의 특성을 갖는 CRLH 메타구조를 이용하여 제거함으로써 높은 선형성을 얻었다. 본 논문에서 제안한 EER 구조를 응용한 전력 증폭기 구조는 일반 전력 증폭기에 비해 PAE(Power Added Efficiency)가 5.93 % 개선되었고, 3차 IMD가 12.83 dB 이상 개선되었다.

• 한국전자파학회논문지
• /
• 제18권6호
• /
• pp.584-590
• /
• 2007

본 논문에서는 EER(Envelope Elimination and Restoration) 구조를 응용하여 전력 증폭기의 효율을 극대화 하였으며, EER구조의 취약점인 선형성을 PBG 구조를 이용하여 개선하였다. 고효율을 얻기 위해 class-F급 전력 증폭기를 설계하였으며 포락선 검파기를 이용하여 전력 증폭기의 구동 전력을 조절하였다. 또한, 정합 회로의 비정합에 의한 고조파 성분들을 PBG 구조를 이용하여 제거함으로써 높은 선형성을 얻었다. 본 논문에서 제안한 EER 구조를 응용한 전력 증폭기 구조는 적응형 바이어스를 이용한 Doherty 전력 증폭기에 비해 PAE(Power Added Efficiency)가 34.64% 개선되었고, 일반적인 Doherty 증폭기에 비해 3차 IMD가 6.65 dB 이상 개선되었다.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.292-299
• /
• 2015

본 논문에서는 3-레벨 인코딩 기법을 적용하여 시스템의 효율과 선형성을 개선할 수 있는 새로운 구조의 EER 송신기를 제안하였다. 제안된 송신기는 첨두 전력 대 평균 전력비에 상관없이 동일한 크기의 신호만을 증폭하고, 채널대역 내의 양자화 노이즈를 감소시켜 높은 효율을 얻을 수 있으며, 포락선 신호와 위상 신호 간 시간 부정합 특성을 개선하여 높은 선형성을 가질 수 있도록 하였다. 130 nm CMOS 공정으로 제작된 송신기 칩은 8.5 dB의 첨두 전력 대 평균전력비를 갖는 LTE 20 MHz 신호에 대해 2.13 GHz의 반송주파수에서 3.7 %의 오류 벡터 크기와 37.5 dBc의 인접 채널 누설비 특성을 보인다.

• ETRI Journal
• /
• 제30권3호
• /
• pp.377-382
• /
• 2008

A novel power amplifier for a polar transmitter is proposed to achieve better spectral performance for a wideband envelope signal. In the proposed scheme, 2-bit sigma-delta (${\Sigma}{\Delta}$) modulation of the envelope signal is introduced, and the power amplifier configuration is modified in a binary form to accommodate the 2-bit digitized envelope signals. The 2-bit ${\Sigma}{\Delta}$ modulator lowers the noise of the envelope signal by fine quantization and thus enhances the spectral property of the RF signal. The Ptolemy simulation results of the proposed structure show that the spectral noise is reduced by 10 dB in a full transmit band of the EDGE system. The dynamic range is also enhanced. Since the performance is improved without increasing the over-sampling ratio, this technique is best suited for wireless communication with high data rates.

• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.81-86
• /
• 2007

본 논문에서는 class-F 전력 증폭기의 높은 선형성과 고효율을 얻기 위해 PBG구조와 EER (Envelope Elimination and Restoration) 구조를 적용하였다. class-F급 전력 증폭기의 효율을 개선시키기 위해 EER 구조의 포락선 검파기를 응용하여 전력 증폭기의 구동 전력을 조절하였다. 또한 PBG 구조를 class-F 전력증폭기의 출력단에 적용함으로써 정합회로의 비정합에 의한 고조파 성분들을 제거하여 높은 선형성을 얻었다. 본 논문에서 제안한 PBG 구조의 응용과 EER 구조를 응용한 전력 증폭기 구조는 적응형 바이어스를 이용한 Doherty 전력 증폭기에 비해 PAE가 34.56% 개선되었고 일반적인 Doherty 증폭기에 비해 $3^{rd}$ IMD가 -10.66 dBc 이상 개선되었다.

• 한국전자파학회논문지
• /
• 제19권8호
• /
• pp.854-861
• /
• 2008

본 논문에서는 효율이 특화된 전력 증폭기를 이용하여 IEEE 802.16e Mobile WiMAX용 고출력 하이브리드 포락선 제거 및 복원 전력 송신기에 대해 기술하였다. Nitronex사의 100-W PEP를 갖는 GaN HEMT 소자를 이용하여 중요한 전력 생성 $V_{ds}$ 구간에 대하여 최대 PAE를 가질 수 있도록 전력 증폭기를 설계하였다. 고출력 응용을 위해서 하이브리드 포락선 제거 및 복원 전력 송신기를 전력 증폭기의 bias fluctuation 문제 및 바이어스 변조기의 stability 문제에 의한 regenerative 오실레이션 문제를 반드시 고려하여 설계되어야 한다. 연동 실험을 위하여, 8.5 dB의 PAPR을 갖는 포락선 신호에 대해 바이어스 변조기는 30 V의 최대 출력 전압 크기를 가지면서 72 %의 높은 효율을 유지하도록 구현되었다. WiMAX 신호를 목표로 구현된 하이브리드 포락선 제거 및 복원 전력 송신기는 41.25 dBm의 출력 전력에서 38.8%의 놓은 PAE 성능을 얻었다. 또한, 디지털 전치 왜곡 기술을 적용함으로써 전력 송신기의 RCE 성능은 -34.5 dB를 기록하여 WiMAX 신호의 선형화 지표를 만족시킬 수 있었다. 본 연구는 2.655 GHz 주파수 대역에서 처음으로 구현된 WiMAX용 고출력 하이브리드 포락선 제거 및 복원 전력 송신기에 관한 것이다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.880-886
• /
• 2007

본 논문에서는 효율 특성에서 특화된 전력 증폭기(PA)와 개선된 바이어스 모듈레이터를 이용하여 새로운 하이브리드 포락선 제거 및 복원(EER) 전력 송신기를 제안하였다. 전력 증폭기는 모듈레이션 신호의 평균 전력영역에서 대부분 동작하기 때문에 평균 드레인 바이어스 전압에서 전력 증폭기의 효율은 전체 전력 송신기의 효율 특성에 매우 중요한 영향을 미친다. 따라서 전력 증폭기의 효율을 평균 드레인 바이어스 전압 영역에서 최적화하였다. 또한, 바이어스 모듈레이터는 메모리 영향을 최소화하기 위하여 에미터 팔로워(Emitter Follower)와 결합되도록 하였다. 포화 전력 증폭기인 역 Class F급 전력 증폭기가 1 GHz 대역 포워드 링크 싱글 캐리어를 가지는 WCDMA 신호에 대해서 최고 전력이 5W인 LDMOSFET을 이용하여 설계되었다. 실험 결과, 바이어스 모듈레이터는 31.8V의 최고 전력 크기를 가지면서 64.16%의 효율을 유지하였다. 제안된 전력 증폭기와 바이어스 모듈레이터를 결합한 전력 송신기는 기존 방식으로 설계된 전력 증폭기와 결합하였을 경우보다 8.11%나 개선된 44.19%의 전체 효율 특성을 보였다. 게다가, F급 동작을 보이면서 전체 출력 전력은 기존 방식의 전력 증폭기를 결합할 경우보다 2.9dB 개선된 32.33 dBm으로 개선되었고, PAE와 5MHz 옵셋에서의 ACLR은 각각 38,28%, -35.9 dBc를 기록하였다. 이와 같은 결과들은 고선형성과 함께 고효율 특성을 가지는 전력 송신기에 매우 적합한 구조가 될 수 있다는 것을 명확히 보여주고 있다.