• 한국전자파학회논문지
• /
• 제28권6호
• /
• pp.478-486
• /
• 2017

본 논문은 광대역 컨포멀 위상배열 안테나 빔형성 시 발생하는 조향오차를 보상하고, 목적하는 빔형성을 위한 알고리즘을 제안한다. 광대역 빔 조향을 위하여 본 연구에서는 TTD(True Time Delay) 방식을 채택하였으며, 긴 시간의 지연을 위하여 기판 회로상에 구현을 하였다. 빔 조향 오차의 원인은 배열 안테나 소자간의 상호간섭, 지연회로 기판의 분산 특성 및 디지털 제어에 의한 quantization 오차 등이 있다. 본 논문에서 TTD 회로의 분산 및 quantization 오차는 절대적인 지연시간보다 배열소자간의 상대적인 지연시간 차이를 최적화 하는 방향으로 분산 및 quantization 오차의 영향을 최소화하였다. 제안된 조향오차 보상기법을 2~4 GHz 대역의 컨포멀 위상배열 구조에 적용하여 측정값과 비교하여 그 타당성을 검증하였다.

• 전자공학회논문지CI
• /
• 제43권4호
• /
• pp.23-30
• /
• 2006

본 논문은 $LiNbO_3$ 광스위칭 소자를 이용한 광컴퓨터 시스템인 SPOC(Stored Program Optical Computer)의 제어 동작의 문제점을 개선한 회로를 설계하고 검증한다. SPOC의 메모리는 DLM(Delay Line Memory) 구조이고, 오퍼런드가 필요 없는 명령어도 메모리 접근 과정을 수행하기 때문에 메모리 접근에 많은 시간이 소요되는 문제점이 있다. 또한 원하는 연산만을 선택하여 수행할 수 없기 때문에 산술논리장치에서 불필요한 연산이 많이 수행된다. 따라서 본 논문에서는 오퍼런드를 찾기 전에 미리 명령어를 해독함으로써 오퍼런드가 필요 없는 명령어의 메모리 접근을 제거하도록 회로를 개선한다. 또한 산술논리장치내의 모든 연산회로에 오퍼런드를 보내지 않고 특정 연산회로에만 오퍼런드를 보냄으로써 불필요한 연산을 줄인다. 그리고 DIR(Dual Instruction Register) 구조를 제시하여 전체 프로그램의 실행시간을 최소화한다.

• 전기학회논문지
• /
• 제68권2호
• /
• pp.262-268
• /
• 2019

Previous dynamic models of hysteresis motor use an extended induction machine equivalent circuit or somewhat different equivalent circuit with conventional one, which makes unsatisfiable results. In this paper, the hysteresis dynamic characteristics of the motor rotor are analyzed using the inverse Preisach model and the hysteresis motor equivalent circuit considering eddy current effect. The hysteresis loop for the rotor ring is analyzed under full-load voltage source static state. The calculated hysteresis loop is then approximated to an ellipse for simplicity of dynamic computation. The permeability and delay angle of the elliptic loop apply to the dynamic analysis model. As a result, it is possible to dynamically analyze the hysteresis motor according to the applied voltage and the rotor material. With this method, the motor speed, generated torque, load angle, rotor current as well as synchronous entry time, hunting effect can be calculated.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2005년도 추계학술대회 논문집
• /
• pp.971-975
• /
• 2005

In this study, a car-door-controlled collision protection system using proximity sensor is proposed and its preliminary analysis and several preliminary experiments are conducted. The proposed system has three additional sub-components on the car-door that is, a pair of extra electro-magnetic actuator that are attached to the sliding bar of the open/close car-door four-bar mechanism, a proximity sensor that would be attached to the outside surface of the door which is likely to frequently contact to the object and a driving control circuit of the whole system. A proximity sensor is used to detect object close to the car-door, the driving control circuit provides actuating power command to the electro-magnets to generate braking force to stop the swing motion of the car-door. It is verified through kinematic analysis of the four-bar car-door open/close mechanism and through experiments that the magnitude of maximum electronic magnetic force could provide the braking force enough for this application. For this purpose, an electro-magnet driving circuit is implemented and tested. And also to increase the safety of the system a time delay circuit is implemented and tested.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1957-1958
• /
• 2008

The Logic Built In Self Test (LBIST) technique is substantially applied in chip design in most many semiconductor company in despite of unavoidable overhead like an increase in dimension and time delay occurred as it used. Currently common LBIST software uses the MISR (Multiple Input Shift Register) However, it has many considerations like defining the X-value (Unknown Value), length and number of Scan Chain, Scan Chain and so on for analysis of result occurred in the process. So, to solve these problems, common LBIST software provides the solution method automated. Nevertheless, these problems haven't been solved automatically by Tri-state Bus in logic circuit yet. This paper studies the simulator and algorithm that judges whether Tri-state Bus lines is the circuit which have X-value or One-hot Value after presuming the control signal of the lines which output X-value in the logic circuit to solve the most serious problems.

• 전자공학회논문지B
• /
• 제32B권11호
• /
• pp.1434-1444
• /
• 1995

Current test has recently been known to be a promising testing method in CMOS VLSI because conventional voltage test can not make sure of the complete detection of bridging, gate-oxide shorts, stuck-open faults and etc. This paper presents a new BIC(built-in current sensor) for the internal current test in CMOS logic circuit. A single phase clock is used in the BIC to reduce the control circuitry of it and to perform a self- testing for a faulty current. The BIC is designed to detect the faulty current at the end of the clock period, so that it can test the CUT(circuit under test) with much longer critical propagation delay time and larger area than conventional BICs. The circuit is composed of 18 devices and verified by using the SPICE simulator.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권4호
• /
• pp.471-476
• /
• 2015

This paper describes a CMOS hysteretic DC-DC buck converter with a constant switching frequency for mobile applications. The inherent problems of a large output ripple voltage that the conventional hysteretic DC-DC buck converters has faced have been resolved by using the proposed DC-DC buck converter which employed a ramp generator circuit to be able to increase a switching frequency. The proposed architecture enables the settling response time of charge pump circuit within the converter to become less than 6us suitable for mobile applications. The proposed DC-DC buck converter was implemented by using 0.35 um BCDMOS process and die size was $1.37mm{\times}1.37mm$. The measurement results showed that the proposed circuit received the input of 3.7 V and generated output of 1.2 V with the output ripple voltages less than 20 mV under load currents of 100~400 mA at the fixed switching frequency of 2 MHz. The maximum efficiency of the proposed hysteretic buck converter was measured to be around 93%.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제5C권4호
• /
• pp.145-151
• /
• 2005

The synthetic breaking test method was developed to evaluate the breaking performance of ultra high-voltage circuit breaker and made up of two independent circuits; current source circuit and voltage source circuit. In application of this test method, it is necessary to extend the arc of the test breaker. So, the new re-ignition system using VTGS (Vacuum Triggered Gap-Switch) was constructed to improve the efficiency and reliability of this test. In this re-ignition system, VTGS operates in high vacuum state of $5{\time}10^{17}$torr and control system consists of the triggering device and the air M-G (Motor-Generator). This re-ignition system showed the operating characteristics, such as delay time ($t_d$) and jitter time ($t_j$ not exceeding 5us and 1us respectively, and had the operating voltage of $25\~150kVdc$ at the gap distance of 24mm.

• 디지털융복합연구
• /
• 제16권12호
• /
• pp.309-315
• /
• 2018

방전 현상을 에너지로 이용하여 금속을 가공하는, 특히 초경 및 난삭 소재의 가공과 정밀가공에 효과적인 방전가공 시 빠른 가공속도와 향상된 정밀도 및 면조도를 달성하기 위하여 효율적인 아크의 검출과 제어방법에 대해 연구하였다. 단일 방전 파형을 Td(Time-Delay), Ton(Time-on), Toff(Time-off)의 세 가지 구간으로 나누어 HDL 언어를 이용하여 게이트 제어 타이밍을 시뮬레이션 하고, 실제 방전가공기에 적용하여 파형을 실측하였으며, 비교기 회로를 통한 Td 구간의 샘플링을 통해 서보기구의 동작을 결정함으로써 전극과 가공물 간의 간격 제어와 가공 결과에 미치는 영향을 분석하였다. 분석결과 형성되는 파형의 Td 구간을 보다 정밀하게 고속으로 샘플링하여 이를 토대로 전극과 가공물 간의 gap 제어에 적용하였을 때 보다 향상된 결과를 나타내었다.

• 전력전자학회논문지
• /
• 제3권3호
• /
• pp.222-230
• /
• 1998

본 논문에서는 스너버 회로를 사용하지 않고 턴-온시 역회복 전류의 영향과 턴-오프 시 구동되는 IGBT에 발생하는 과전압을 제한할 수 있는 새로운 IGBT 게이트 구동회로를 제안한다. 제안하는 턴-온 게이트 구동기법은 턴-온 지연 시간을 증가시키지 않고 게이트-에이터 전압이 문턱전압 이상이 되면 IGBT의 입력 커패시턴스를 증가시킴으로써 게이트-에이터 전압의 증가율을 감소시키는 특징을 갖는다. 제안하는 턴-오프 게이트 구동기법은 전류의 크기에 따라 과전압을 제한하여 단락사고와 같은 대전류가 흐르는 경우 더욱 효과적으로 과전압을 제한하는 특징을 가진다. 또한, 여러 가지 조건에서 실험을 수행하여 제안한 IGBT 게이트 구동회로의 타당성을 검증한다.