• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(3)
• /
• pp.5-8
• /
• 2000

Voltage mode chaotic neuron has been designed in integrated circuit and fabricated by using 0.8$\mu\textrm{m}$ single poly CMOS technology. The fabricated CMOS chaotic neuron consist of chaotic signal generator and sigmoid output function. This paper presents an analysis of the chaotic behavior in the voltage mode CMOS chaotic neuron. From empirical equations of the chaotic neuron, the dynamical responses such as time series, bifurcation, and average firing rate are calculated. And, results of experiments in the single chaotic neuron and chaotic neural networks by two neurons are shown and compared with the simulated results.

• 한국지능시스템학회논문지
• /
• 제26권4호
• /
• pp.273-278
• /
• 2016

본 논문에서는 로렌츠 카오스 회로를 곱셈기, 커패시터, 연산증폭기, 제어저항 등을 이용하여 설계하였다. 제안하는 회로는 SPICE 프로그램을 통하여 시간파형, 주파수 특성, 위상특성 등을 해석하였고, 로렌츠 하드웨어를 구현하여서 시간파형, 주파수 특성, 위상특성, 분기도 특성을 측정하였다. 측정결과, $500k{\Omega}$ 가변 제어 저항의 조건에 따라, 로렌츠 회로는 제어저항의 특정 영역 ($10{\sim}100k{\Omega}$)에서 카오스 신호가 생성됨을 확인하였다. SPICE 모의실험 결과와 일치함을 보였고, 하드웨어의 가변저항을 변화주면서 분기도 특성을 측정하여서 저항 변화에 따라 카오스와 주기적인 분기도 형태를 나타내는 것을 확인하였다.

• 한국산업정보학회논문지
• /
• 제4권3호
• /
• pp.90-94
• /
• 1999

디지틀 의사 랜덤변환의 출력이 같은 랜덤성을 갖는 것을 방지하기 위해서 카오스적인 처리과정이라 부르는 보다 랜덤하고, 결정론적인 변환과정을 소개하였다. 카오스적인 변환과정을 거치면, 카오스적인 랜덤순서가 발생하는 데, 이 카오스 변환은 결정론적 카오스함수를 기본으로 설계하였으며, 쉬프트 레지스터와 같은 간단한 하드웨어로 구현할 수 있었다. 본 논문에서는 쉬프트 레지스터로 구현한 카오스변환 회로를 제시하였고, 제시한 회로의 카오스적인 거동은 카오스 거동을 갖는 톱니함수 특성으로 설명하였다.

• 한국산학기술학회논문지
• /
• 제13권12호
• /
• pp.6046-6051
• /
• 2012

본 논문에서는 암호화 통신응용을 위한, 트랜스콘덕터에 기반한 비선형 저항으로 이루어진 카오스 추아회로를 구현하였다. 제안하는 회로는 인덕터와 커패시터의 수동소자와, MOS 트랜지스터 기반 가변저항 및 트랜스콘덕터 기반 추아 다이오드로 이루어진다. 제안하는 회로는 SPICE 모의실험결과, 시간파형, 위상특성 및 주파수 해석 등을 통하여 다양한 카오스 다이나믹스를 보여주었다.

• 전자공학회논문지SC
• /
• 제37권3호
• /
• pp.55-62
• /
• 2000

0.8㎛ single poly CMOS 집적회로로 구현된 이산시간 전압모드 혼돈 발생회로의 동작특성을 분석하였다. 회로내 비선형 함수 블록에 대한 선형근사식을 유도하여, 실험적으로 제작한 혼돈 발생회로의 해석이 가능하도록 하였다. 혼돈상태 판별의 주요 지표인, 입력변수에 따른 분기도를 구하였고 초기값 의존성을 보여 주는 리아프노프 지수도 계산하였다. 뿐만 아니라 상태조건, 즉 평형상태, 주기상태, 혼돈상태에 따라 나타나는 시간파형 및 상태천이관계 그리고 주파수특성을 보여주는 전력스펙트럼도 구하여 상호 연관성을 보였다. 한편 집적화 된 혼돈 발생회로를 ±2.5V 전원, 10㎑의 클럭으로 구동시켜 입력전압에 따른 분기도를 측정하였고, 상태조건에 따라 다르게 나타나는 시간파형의 측정과 이의 전력스펙트럼 분석도 실시하여 해석결과와 비교하였다.

• 한국산학기술학회논문지
• /
• 제13권9호
• /
• pp.4159-4164
• /
• 2012

본 논문에서는 암호통신을 위한 전압 제어형 카오스 신호 발생회로를 설계하였다. 제안하는 회로는 3개의 MOS 소자로 이루어지는 비선형 함수 블록과 소스 팔로워를 버퍼로 하는 이산형 카오스 신호 발생회로로, 비겹침 2상 클럭으로 구동되며, 2개의 제어전압 단자를 가진다. 제안된 회로는 SPICE 모의실험을 통하여 시간특성, 주파수특성 및 분기도 등의 여러 가지 카오스 다이내믹스가 생성됨을 확인하였다.

• 한국통신학회논문지
• /
• 제22권2호
• /
• pp.318-324
• /
• 1997

Chua 회로는 간단한 전기 및 전자 회로를 구성하여 카오스 현상을 나타내는 회로로 자율, 3차계, 가역성(Reciprocal)이며 1개의 비션형 소자인 3구분 선형 저항과 4개의 선형 소자인 (R, L, $C_1,\;C_2$)로 구성되는 발진회로이다. 본 논문에서는 Chua 회로의 병렬 LC 공진기를 단락하여 시간 지연을 갖는 무손실 전송선로로 치환하고 특성 곡선법을 써서 파라미터 변화에 의한 카오스 운동과 주기운동이 있음을 위상공간과 분기도(Bifurcation diagram)로 확인 하였으며 무손실 전송선로가 원래의 Chua 회로와 유사한 어트렉터가 존재함을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.693-696
• /
• 1999

This paper presents an analysis of the chaotic behavior in the discrete-time chaotic generator fabricated by CMOS technology. An approximated empirical equation is extracted from the measurement data of a nonlinear function block. Then the bifurcation diagram and Lyapunov exponent and time waveforms and frequency responses of the chaotic generator are calculated and simulated. And results of experiments in the chaotic circuit with the $\pm$2.5V power supply and clock rate of 10KHz are shown, and analysed.

• 한국산학기술학회논문지
• /
• 제16권2호
• /
• pp.1348-1354
• /
• 2015

논문에서는 공학적 응용을 위한 로렌츠 카오스 회로를 연산증폭기, 곱셈기 및 MOS 가변저항 등을 이용하여 전자회로로 구현하였다. PSPICE 모의실험을 통하여, MOS 저항의 전압 변화에 따라, 로렌츠 회로가 주기상태, 카오스 상태로 변하는 것을 시간파형, 주파수 특성 및 위상특성 등을 통하여 보였다. 제안하는 회로를, 하드웨어로 구현하여 MOS 저항의 전압변화에 따라 로렌츠 회로의 카오스 다이내믹스가 제어됨을 확인하였다.

• 전자공학회논문지SC
• /
• 제40권4호
• /
• pp.235-242
• /
• 2003

본 논문에서는 Chua회로의 카오스 현상을 안정화시키는 퍼지 제어기를 제안한다. 제안되는 퍼지 제어기는 두 가지 과정으로 설계되는데 우선 Chua 회로를 어파인 퍼지 모델로 표현하고 다음은 전체 폐루프의 안정도가 보장되도록 퍼지 제어기를 설계한다. 이를 위해 어파인 퍼지 시스템의 전역 점근 안정조건을 유도하고 이를 선형행렬부등식으로 표현하여 문제를 해결한다. 끝으로 컴퓨터 모의 실험을 통하여 타당성을 확인한다.