• 전자공학회논문지
• /
• 제50권7호
• /
• pp.149-156
• /
• 2013

본 논문에서는 bump 회로를 이용한 하드웨어 기반의 윤곽선 검출 회로를 제안한다. 하나의 픽셀은 빛을 전기적인 신호로 변환하는 active pixel sensor (APS)와 주변 픽셀의 밝기 차이를 비교하는 bump회로로 구성된다. 제안하는 회로는 $64{\times}64$의 이미지를 대상으로하며, 각 열(column)마다 비교기를 공유한다. 비교기는 외부에서 인가되는 기준전압을 통해 최종적으로 대상픽셀의 윤곽선 여부를 판별한다. 또한 기존의 4개 혹은 그 이상의 픽셀 데이터를 비교하는 윤곽선 검출 알고리즘을 상대적으로 간소화하여 대상픽셀을 포함하여 3개의 픽셀만으로 윤곽선 검출을 가능토록 제안하였다. 따라서 하나의 픽셀에 비교적 적은 수의 트랜지스터로 구성하였다. 따라서 제한적인 픽셀 크기에서 fill factor를 충분히 확보함으로써 수용 가능한 조도의 범위를 확장하였고, 기준전압을 외부에서 입력 받기 때문에 윤곽선 레벨을 조절 할 수 있다. Bump 회로기반의 윤곽선 검출 회로는 0.18um CMOS 공정에서 설계되었으며, 1.8V의 공급전압에서 픽셀 당 0.9uW의 전력 소모율, 34%의 fill factor을 갖는다. 이는 기존회로대비 전력 소모율을 90% 개선하였고, 기존 회로에 비하여 면적은 약 18.7%, fill factor는 약 16%를 더 확보하였다.

• 한국전기전자재료학회논문지
• /
• 제23권4호
• /
• pp.298-302
• /
• 2010

We investigated the resistance change behavior of SABiT (Samsung Advanced Bump interconnection Technology) technology-applied PCB (Printed Circuit Board) with the various bump sizes and fabrication conditions. Many testing samples with different bump size, prepreg thickness, number of print on the formation of Ag paste bump, were made. The resistance of Ag paste bump itself was calculated from the Ag paste resistivity and bump size, measured by using 4-point probe method and FE-SEM (Field Emission Scanning Electron Microscope), respectively. The contact resistance between Ag paste bump and conducting Cu line were obtained by subtracting the Cu line and bump resistances from the measured total resistance. It was found that the contact resistance drastically changed with the variation of Ag paste bump size and the contact resistance had the largest influence on total resistance. We found that the bump size and contact resistance obeyed the power law relationship. The resistance of a circuit in PCB can be estimated from this kind of relationship as the bump size and fabrication technique vary.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.253-256
• /
• 2002

A programmable CMOS negative resistor has been designed and fabricated in a 0.5um double poly double metal technology. The proposed CMOS negative resistor consists of a positive feedback OTA and a bump circuit with Gaussian-like I-V curve. Measurements of the fabricated chip confirm that the proposed CMOS resistor shows various negative resistance according to control voltage.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.49-56
• /
• 2012

최근 전자 제품의 소형화, 박형화 및 집적화에 따라 칩과 기판을 연결하는 범프의 미세화가 요구되고 있다. 그러나 범프의 미세화는 직경 감소와 UBM의 단면적 감소로 인하여 전류 밀도를 증가시켜 전기적 단락을 야기할 수 있다. 특히 범프에서 형성되는 금속간화합물과 KV의 형성은 전기적 및 기계적 특성에 큰 영향을 줄 수 있다. 따라서 본 논문에서는 유한요소해석을 이용하여 플립칩 범프의 열변형을 분석하였다. 우선 TCT의 온도조건을 통하여 플립칩 패키지의 열변형 특성을 분석한 결과, 범프의 열 변형이 시스템의 구동에 큰 영향을 미칠 수 있음을 확인하였다. 그리고 범프의 열변형 특성에 큰 영향을 미칠 것을 생각되는 IMC층의 두께와 범프의 직경을 변수로 선정하여 온도변화, 열응력 및 열변형에 대한 해석을 수행하였으며, 이를 통하여 IMC층이 범프에 영향을 미치는 원인에 대한 분석을 수행하였다.

• 한국재료학회지
• /
• 제20권1호
• /
• pp.19-24
• /
• 2010

The current study examined Ag migration from the Ag paste bump in the SABiT technology-applied PCB. A series of experiments were performed to measure the existence/non-existence of Ag in the insulating prepreg region. The average grain size of Ag paste was 30 nm according to X-ray diffraction (XRD) measurement. Conventional XRD showed limitations in finding a small amount of Ag in the prepreg region. The surface morphology and cross section view in the Cu line-Ag paste bump-Cu line structure were observed using a field emission scanning electron microscope (FE-SEM). The amount of Ag as a function of distance from the edge of Ag paste bump was obtained by FE-SEM with energy dispersive spectroscopy (EDS). We used an electron probe micro analyzer (EPMA) to improve the detecting resolution of Ag content and achieved the Ag distribution function as a function of the distance from the edge of the Ag paste bump. The same method with EPMA was applied for Cu filled via instead of Ag paste bump. We compared the distribution function of Ag and Cu, obtained from EPMA, and concluded that there was no considerable Ag migration effect for the SABiT technology-applied printed circuit board (PCB).

• 마이크로전자및패키징학회지
• /
• 제16권2호
• /
• pp.43-50
• /
• 2009

최근 인쇄회로기판(PCB)의 제품트랜드는 박형화, 고밀도화로 대표되지만 휨(Warpage) 억제, 신뢰성확보와 같은 기술적 난제로 인해 박형화와 고밀도화에 많은 제약을 받고 있다. $B^2it$(Buried Bump Interconnection Technology) 공법은 기판의 핵심공정 중 하나인 드릴링 공정이 생략되어 인쇄회로기판을 낮은 제조비용으로 박형화할 수 있는 기술로 개발되고 있다. 본 논문은 $B^2it$공법이 적용된 인쇄회로기판의 열적-기계적 거동특성을 유한요소해석(FEA)을 통해 고찰한 논문으로서 패키징레벨에서 방열효과와 신뢰성 등에 벙프의 재료, 형상 등이 미치는 영향 등을 분석하였다. 해석결과에 의하면 $B^2it$공법이 적용한 인쇄회로기판은 기존 비아구조를 가진 인쇄회로기판에 비해 칩에서 발생하는 열의 확산이 신속하고 패키징의 휨을 억제하는데도 유리하며 칩에서 발생하는 응력도 낮추지만 솔더-조인트의 응력은 증가시키게 된다. 따라서 패키징의 신뢰성을 향상시키기 위해서는 범프의 형상, 재료 등을 패키징을 구성하고 있는 모든 요소들을 고려하여 최적화하는 것이 필요하다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.2211_2212
• /
• 2009

본 논문에서는 GaAs-Transistor가 접합된 전송선로 사이에서 발생되는 Crosstalk의 영향에 관한 연구를 하였다. 이 모델의 해석을 위해 인접선에서의 Crosstalk의 이론적인 접근을 하고, 3D Full Wave 시뮬레이션과 Circuit 시뮬레이션을 통해 해석하는 Crosstalk의 해석방법에 대한 모델을 제시하고자 한다. 또한 Coupling 된 Solder Bump의 Equivalent Circuit Model을 제시함으로써 Solder Bump의 Coupling이 Crosstalk의 영향에 미치는 영향에 대해 규명하고자 한다.

• 전자공학회논문지D
• /
• 제34D권7호
• /
• pp.30-36
• /
• 1997

Bump bonded piezoesistive silicon accelerometer was fabricated by the porous silicon micromachining and th eprocess technique of integrated circuit. The output voltage of the accelerometer fabricated on (111)-oreiented Si substrates with n/n$^{+}$n triple layers showed good linear characteristic of less than 1%. The measured sensitivity and the resonant frequency was about 743 .mu.V/g and 2.04 kHz, respectively. And the transverse sensitivity of 5.2% was measured from the accelerometer. Also, to investigate an influence on the output characteristics of the sensor due to bump bonding, the values of the piezoresistors were measured through thermal-cycling test in the temperature variation form -50 to 120.deg. C. Then, there was 0.014% resistance changes about 3.61 k.ohm., so sthe output charcteristics of the sensor was less affected by bump bonding.g.

• 한국정보통신학회논문지
• /
• 제3권3호
• /
• pp.661-669
• /
• 1999

프로브 카드는 IC(integrated circuit) 칩을 테스트할 때, 테스트 시스템의 가장 중요한 부분의 하나이다. 본 연구는 다수의 반도체 칩을 동시에 테스트 할 수 있는 범프(bump)형 수직형 프로브 카드에 관한 것이다. 프로브는 범프 팁을 가지는 실리콘 캔틸레버로 구성되어 있다. 캔틸레버의 최적 크기를 결정하기 위하여 캔틸레버의 크기는 유한요소해석에 의하여 결정되었다. 프로브는 SDB웨이퍼를 사용하여 RIE, 등방성 에칭, 그리고 벌크 마이크로머시닝에 의하여 제조되었다. FEM에 의해 결정된 최적 크기로 제작된 프로브 카드는 범프의 높이가 30$\mum$, 캔틸레버의 두께가 $\mum$, 빔의 폭이 100 $\mum$, 길이가 400 $\mum$, 이었다. 제조된 프로브 카드의 접촉 테스트에서 측정된 접촉 저항은 $2 \Omega$ 미만이고, 2만회의 접촉동안 접촉 저항의 변화가 거의 없는 특성을 보였다. 따라서 20,000회 이상의 수명을 가질 수 있음을 알 수 있었다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2006년도 춘계 학술대회 개요집
• /
• pp.16-17
• /
• 2006

We researched by the characteristic of a anisotropic etching of Si wafer and the Si career concerning the flip chip solder bump. Connectors and Anisotropic Conductive Film (ACF) method was already applied to board-to-board interconnection. In place of them, we have focused on board to board interconnection with solder bump by Si carrier, which has been used as Flip chip bonding technology. A major advantage of this technology is that the Flexible Printed Circuit (FPC) is connected in the same solder reflow process with other surface mount devices. This technology can be applied to semiconductors and electronic devices for higher functionality, integration and reliability.