• 전자공학회논문지B
• /
• 제28B권12호
• /
• pp.1-8
• /
• 1991

Given the set of minimal paths between two vertices in a network, this paper shows that the system reliability can be obtained by using a Binary Decision Digram. It can be done by transforming a Boolean sum of products into a Binary Decision Diagram and the reliability can be directly derived from it. The resulting reliability expression is compact and requires relatively fewer arithmetic opersations in its evaluation. Several examples are given to show that the method using Binary Decision Diagram is conceptually casy, simple and efficient.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.1-12
• /
• 1999

본 논문에서는 스위치-레벨 회로의 검증(verification)을 위해서 이진 결정 다이어그램(BDD : Binary Decision Diagram)을 구현하는 새로운 알고리즘을 제안한다. 스위치-레벨에서 기능(function)들은 스위치들의 직$\cdot$병렬 연결에 의해서 결정되며, 결과 논리 값은 논리 '0'과 '1'뿐만 아니라, 초기 상태, 고 임피던스와 불안정 상태를 가진다. 따라서, 본 논문에서는 "스위치-레벨 이진 결정 다이어그램(SLBDD : Switch- Level Bianary Decision Diagram)"으로 정의한 비 사이클 그래프(acyclic graph)들을 사용해서 스위치-레벨 회로의 가능들을 표현하도록 BDD를 확장하였다. 그러나, 그래프의 기능적 표현을 최악의 경우 입력 변수들의 수에 지수 함수적이 되므로, 결정 다이어그램의 변수 순서(ordering)는 그래프 크기에 주된 역할을 하게된다. 따라서, 패스-트랜지스터와 도미노-논리가 존재하는 사전에 충전하는 회로(Precharging circuitry)에서 그래프 크기에서의 효율성을 위한 입력 순서 알고리즘을 제안한다. 그리고, 실험 결과는 여러 가지 벤치-마크 회로에서 여러 번의 실험을 통해서 제안된 알고리즘이 스위치-레벨에서의 기능적 시뮬레이션, 전력 측정과 결점 시뮬레이션에 적용될 수 있을 만큼 충분히 효율적임을 보여준다.율적임을 보여준다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권9호
• /
• pp.759-767
• /
• 2000

OPKFDD(Ordered Pseudo-Kronecker Functional Decision Diagram)는 각 노드에서 다양한 decomposition을 취할 수 있는 Ordered-DD(Decision Diagram)의 한 종류이다. OBDD(Ordered Binary Decision Diagram)에서 각 노드는 Shannon decomposition 만을 이용하는 반면, OPKFDD는 각 노드마다 Shannon, positive Davio, negative Davio decomposition 중의 하나를 사용하도록 하며 많은 경우 매우 적은 수의 노드로 함수를 표현할 수 있다. 그러나 각 노드마다 각기 다른 확장 방법을 선택할 수 있는 특징 때문에 입력 노드에 대한 확장 방밥과 입력 변수 순서의 결정에 의해서 OPKFDD의 크기가 좌우되며 이에 대한 최적의 해를 구하는 것은 매우 어려운 문제로 알려져 있다. 본 논문에서는 DD 크기를 기준을 노드 수로 하여 기존의 BDD(Binary Decision Diagram) 자료구조에서 OPKFDD를 효율적으로 유도해내는 방법을 제시하고 complex term을 이용하여 이를 최소화하는 알고리즘을 제시한다. 그리고 입력변수 순서 결정을 위하여 다출력함수의 경우 함수간의 포함관계를 고려한 그룹-sifting과 각 노드의 확장 방법을 제안하고 실험 결과를 제시한다.

• 정보처리학회논문지A
• /
• 제9A권3호
• /
• pp.363-370
• /
• 2002

OPKFDD(Ordered Pseudo-Kronecker Functional Decision Diagram)는 각 노드에서 다양한 확장방법(decomposition)을 취할 수 있는 Ordered-DD(Decision Diagram)의 한 종류로서 각 노드마다 Shannon, positive Davio, 그리고 negative Davio 확장중의 하나를 사용하도록 하며 다른 종류의 DD와 비교해서 작은 수의 노드로 함수를 표현할 수 있다. 그러나 각 노드마다 각기 다른 확장 방법을 선택할 수 있는 특징 때문에 입력 노드에 대한 확장 방법의 결정에 의해서 OPKFDD의 크기가 좌우되며 최소의 노드 수를 갖는 OPKFDD의 구성은 매우 어려운 문제로 알려져 있다. 본 논문에서는 DD 크기의 기준을 노드 수로 하여 기존의 OBDD(Ordered Binary Decision Diagram) 자료구조에서 각 노드의 확장방법을 결정하는 직관적(heuristic)인 방법을 제시하고, 주어진 입력변수 순서에 대해서 각 노드의 확장 방법을 결정하는 알고리즘을 제안하고 실험 결과를 제시한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권1호
• /
• pp.65-78
• /
• 2017

Single Event Transient has a critical impact on highly integrated logic circuits which are currently common in various commercial and consumer electronic devices. Reliability against the soft and intermittent faults will become a key metric to evaluate such complex system on chip designs. Our previous work analyzing soft errors was focused on parallelizing and optimizing error propagation procedures for individual transient faults on logic and sequential cells. In this paper, we present a new propagation technique where a fault binary decision diagram (BDD) continues to merge every new fault generated from the subsequent logic gate traversal. BDD-based transient fault analysis has been known to provide the most accurate results that consider both electrical and logical properties for the given design. However, it suffers from a limitation in storing and handling BDDs that can be increased in size and operations by the exponential order. On the other hand, the proposed method requires only a visit to each logic gate traversal and unnecessary BDDs can be removed or reduced. This results in an approximately 20-200 fold speed increase while the existing parallelized procedure is only 3-4 times faster than the baseline algorithm.

• 정보과학회 논문지
• /
• 제42권11호
• /
• pp.1410-1422
• /
• 2015

소프트웨어 개발자들은 시스템의 설계를 위해 UML의 클래스 다이어그램과 같은 객체 모델을 이용한다. 객체-관계 변환 방법론은 객체 모델에 표현된 관계성들을 관계형 데이터베이스 테이블로 변환하는 방법론으로, 설계된 시스템의 구현을 위해 적용된다. 기존 객체-관계 변환 방법론의 연구들은 하나의 관계성을 표현하기 위해 여러 변환 기법들을 제안하였다. 하지만 각 변환 기법의 사용기준들이 존재하지 않아 구현에 적용하기 어려운 문제점이 있다. 따라서 이 논문은 각 관계별로 이진 결정 다이어그램 기반의 모델링 규칙을 제안한다. 이를 위해 변환 기법들을 구분하는 조건들을 정의하고, 질의 수행시간을 측정함으로 검증이 요구되는 모델링 규칙들을 평가한다. 평가 후, 이 논문은 명제 논리로 표현된 최종 모델링 규칙을 재정의하고, 사례 연구를 통하여 제안된 모델링 규칙이 설계된 시스템을 구현하는데 유용함을 보인다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1288-1293
• /
• 2005

본 논문에서는 TDBM과 CMTEDD를 사용하여 다중출력조합디지털논리시스템 설계방법의 한가지를 제안하였다. 또한, CBDD와 CMTEDD를 기반으로 최종 조합디지털논리시스템 구성을 멀티플렉서를 사용하여 구현하였다. 제안한 방법은 기존의 방법에 비해 모듈사이의 내부결선을 효과적으로 줄일 수 있으며 입력변수의 쌍과 출력함수의 쌍에 의해 게이트 수를 줄일 수 있는 장점이 있다.

• Nuclear Engineering and Technology
• /
• 제40권7호
• /
• pp.571-580
• /
• 2008

A Binary Decision Diagram (BDD) is a graph-based data structure that calculates an exact top event probability (TEP). It has been a very difficult task to develop an efficient BDD algorithm that can solve a large problem since it is highly memory consuming. In order to solve a large reliability problem within limited computational resources, many attempts have been made, such as static and dynamic variable ordering schemes, to minimize BDD size. Additional effort was the development of a ZBDD (Zero-suppressed BDD) algorithm to calculate an approximate TEP. The present method is the first successful application of a BDD truncation. The new method is an efficient method to maintain a small BDD size by a BDD truncation during a BDD calculation. The benchmark tests demonstrate the efficiency of the developed method. The TEP rapidly converges to an exact value according to a lowered truncation limit.

• 전기전자학회논문지
• /
• 제1권1호
• /
• pp.111-119
• /
• 1997

본 논문에서는 최근의 디지탈논리시스템의 함수구성시에 도입되고 있는 그래프이론에 바탕을 둔 결정도로부터 새로운 형태의 데이터구조 형태인 에지값 결정도를 추출하는 알고리즘의 한가지 방법을 제안하였다. 그리고 이를 기초로 임의의 m치 n변수의 축약된 함수구성을 도출하는 방법에 대해 논의하였다. 제안한 다치논리함수구성방법은 도식적이며 규칙적이고 정규성을 내포하고 있다.

• 전자공학회논문지C
• /
• 제35C권3호
• /
• pp.69-78
• /
• 1998

This paper presented a method of extracting algorithm for Edge Multiple-Valued Decision Diagrams(EMVDD), a new data structure, from Binary Decision Diagram(BDD) which is resently using in constructing the digital logic systems based on the graph theory. We discussed the function minimization method of the n-variables multiple-valued functions and showed that the algorithm had the regularity with module by which the same blocks were made concerning about the schematic property of the proposed algorithm. We showed the EMVDD of Full Adder by module construction and verified the proposed algorithm by examples. The proposed method has the visible, schematical and regular properties.