• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.481-482
• /
• 2007

This paper describes the design of a l0-bit 100 KSample/S CMOS A/D Converter for biomedical applications such as pulse oximetry, body weight scale, ECG etc. We adopted an asynchronous architecture in the 10-b DAC design and hence reduces the number of switches by 11 and resistors by 64 compared with the conventional l0-b DAC. We also reduced the power consumption compare with the conventional architecture by 0.4mW. Output offset cancellation technique is applied to the design of comparator. The total power consumption of designed circuit is 190uW at the supply voltage of 1.8V with the 0.18um general CMOS technology.

• 한국HCI학회:학술대회논문집
• /
• 한국HCI학회 2009년도 학술대회
• /
• pp.232-239
• /
• 2009

Emerging social networking services provide a new paradigm for human-to-human communication. However, these services are centralized and managed by single service provider. In this paper, we propose MicroPost, a decentralized event notification service architecture for social applications based on publish/subscribe model. In our design space, event brokers are structured as an overlay network which provides the substrate of distributed peer-to-peer lookup service for storing and retrieving subscriptions with hashed keys. Event clients interact with event brokers to publish or subscribe social messages over the wide-area network. Using XML standards, we present an efficient algorithm to forward events for rendezvous-based matching in this paper. In our design space, the cost of routing is O(${\omega}log_kN$), where N is the number of event brokers, ${\omega}$ is the number of meta-data obtained from event messages, and k is a constant, which is selected by our design, to divide the identifier space and to conquer the lookup of given key. Consequently, what we achieved is an asynchronous social messaging service architecture which is decentralized, efficient, scalable, and flexible.

• Journal of Communications and Networks
• /
• 제17권3호
• /
• pp.286-295
• /
• 2015

Avionic databuses fulfill a critical function in the connection and communication of aircraft components and functions such as flight-control, navigation, and monitoring. Ethernet-based avionic databuses have become the mainstream for large aircraft owning to their advantages of full-duplex communication with high bandwidth, low latency, low packet-loss, and low cost. As a new generation aviation network communication standard, avionics full-duplex switched ethernet (AFDX) adopted concepts from the telecom standard, asynchronous transfer mode (ATM). In this technology, the switches are the key devices influencing the overall performance. This paper reviews the avionic databus with emphasis on the switch architecture classifications. Based on a comparison, analysis, and discussion of the different switch architectures, we propose a new avionic switch design based on a time-division switch fabric for high flexibility and scalability. This also merges the design concept of space-partition switch fabric to achieve reliability and predictability. The new switch architecture, called space partitioned shared memory switch (SPSMS), isolates the memory space for each output port. This can reduce the competition for resources and avoid conflicts, decrease the packet forwarding latency through the switch, and reduce the packet loss rate. A simulation of the architecture with optimized network engineering tools (OPNET) confirms the efficiency and significant performance improvement over a classic shared memory switch, in terms of overall packet latency, queuing delay, and queue size.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제3권3호
• /
• pp.125-134
• /
• 2014

본 논문은 에이전트들 간의 긴밀한 협력을 위해 신속한 메시지 통신을 필요로 하는 응용 분야들을 지원하기 위한 다중 에이전트 메시지 전송 구조를 제안한다. 제안하는 구조는 FIPA(Foundation of Intelligent Physical Agents) 표준 에이전트 플랫폼 규격에서 에이전트들에게 메시지 전송 서비스를 제공하는 요소인 ACC(Agent Communication Channel)를 MTSA(Message Transfer Service Agent)라는 에이전트들의 집합으로 표현한다. MTSA는 비동기 메시지 통신을 지원하며, 메시지 수신을 효율적으로 처리하기 위해 반응자 패턴(reactor pattern)을 사용하며, 메시지 송신 에이전트와 수신 에이전트의 상대적 위치 관계에 따라 에이전트들 간에 최적의 통신 수단을 선택하여 메시지를 전송하여 에이전트들 간의 긴밀한 협력이 가능하도록 한다. 제안된 메시지 전송 구조에 따라 구현된 다중 에이전트 프레임워크 SMAF(Small Multi-Agent Framework)는 잘 알려진 에이전트 프레임워크 JADE(Java Agent Development Environment)와 비교하였을 때 향상된 메시지 전송 능력을 보인다. 다중 에이전트 구조의 메시지 통신 속도가 고속화되면 될수록 그 다중 에이전트 구조는 더 다양한 응용 분야들에 적용될 수 있을 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.286-289
• /
• 2016

본 논문에서는 오직 모바일 클라우드 컴퓨팅만을 사용하여 스마트폰 기반의 모바일 앱에서 Node.js 파일이 비동기 차단, 비 차단, 이벤트 기반 프로그램 패러다임을 제시한다. 또한 데이터베이스로 잘 알려진 MongoDB를 사용하여 App 사용자에 의해 전송된 방대한 데이터들을 처리한다. Node.js는 프로그래머가 동시 접속 문제를 해결하는 데 필요한 도구를 제공하는 것을 목표로 하고 있다. 원격 사용자들이 드라이버 입력을 전달하고 외부 응용 프로그램에서 출력을 제공하는 응용 프로그램을 고려하고 있는데, 차량을 이용하여 실시간으로 데이터를 분석 할 수 있는 스마트 폰 인터페이스 방식으로 응용 프로그램을 구현하여 제안 된 구조의 효과를 보여주고자 한다.

• 한국통신학회논문지
• /
• 제22권6호
• /
• pp.1323-1333
• /
• 1997

In this paper, we propose an efficient architecture for a high-speed cell concentrator/distributor(HCCD) in an ATM(Asynchronous Transfer Mode) switch and by analyzeing the simulation results evaluate the performance of the proposed architecuture. The proposed HCCD distributes cells from a switch link to local processors, or concentrates cells from local processor s to a switch link. This design is to guarntee a high throughput for the IPC (inter-processor communication) link in a distributed ATM switching system. The HCCD is designed in a moudlar architecture to provide the extensibility and the flexibility. The main characteristics of the HCCD are 1) Adaption of a local CPU in HCCD for improving flexibility of the system, 2) A cell-baced statistical multiplexing function for efficient multiplexing, 3) A cell distribution function based on VPI(Virtual Path Identifier), 4) A bypassing capability for IPC between processor attached to the same HCCD, 5) A multicasting capability for point-to-multipoint communication, 6) A VPI table updating function for the efficient management of links, 7) A self-testing function for detecting system fault.

• 경영과학
• /
• 제10권1호
• /
• pp.139-156
• /
• 1993

Various ATM switches have been proposed since Asynchronous Transfer Mode (ATM) was recognized as appropriate for implementing broadband integrated services digital network (BISDN). An ATM switching network may be evaluated on two sides : traffic performances (maximum throughput, delay, and packet loss probability, etc.) and structural features (complexity, i.e. the number of switch elements necessary to construct the same size switching network, maintenance, modularity, and fault tolerance, etc.). ATM switching networks proposed to date tend to show the contrary characteristics between structural features and traffic performance. The Knockout Switch, which is well known as one of ATM switches, shows a good traffic performance but it needs so many switch elements and buffers. In this paper, we propose an input and output buffered Knockout Switch for the purpose of reducing the number of switch elements and buffers of the existing Knockout Switch. We analyze the traffic performance and the structural features of the proposed switching architecture through a discrete time Markov chain and compare with those of the existing Knockout Switch. It was found that the proposed architecture could reduce more than 40 percent of switch elements and more than 30 percent of buffers under a given requirement of cell loss probability of the switch.

• 한국인터넷방송통신학회논문지
• /
• 제13권2호
• /
• pp.1-7
• /
• 2013

최근 빅 데이터 관리가 정보기술 분야의 학계와 업계에서 중요한 이슈로 떠오르고 있다. 빅 데이터 중 소프트웨어 시스템에서 필연적으로 생성되는 대표적인 유형 중 하나가 로그 데이터이다. 로그 데이터는 서비스 제공자가 더 나은 서비스를 제공하고 소프트웨어의 품질을 향상시키기 위해 필요하다. 따라서 적절한 방법으로 로그 데이터를 수집하고 이를 분석할 수 있는 인프라 환경을 구축하는 것은 매우 중요하다. 본 논문은 로그 데이터에 특화된 새로운 빅 데이터 관리 기법을 제안한다. 제안하는 기법은 다수의 클라이언트 어플리케이션에서 생성되는 로그 데이터를 네트워크를 통해 전송하고 이를 실시간으로 저장한 후 분석할 수 있는 아키텍처를 제공한다. 해당 아키텍처는 서버-클라이언트 환경에서 로그의 비동기적인 처리를 지원하여 원격 로깅임에도 불구하고 데이터 처리의 병목 현상이나 클라이언트의 성능 저하를 발생시키지 않는다. 제안하는 기법을 실제 시스템에 구현하고 실측한 결과 확장성 있는 로그 데이터 관리가 이루어짐을 확인하였다. 특히, 본 논문에서는 모든 구현을 오픈소스 소프트웨어에 기반하여 수행했으며, 개발 프로토타입 또한 오픈소스 소프트웨어 형태로 공개하여 누구나 사용할 수 있도록 하였다.

• 한국콘텐츠학회논문지
• /
• 제10권3호
• /
• pp.64-71
• /
• 2010

최근에는 프로세서의 고성능화에 따라 명령어 캐시와 데이타 캐시를 분리하는 구조의 설계가 일반적이다. 본 논문에서는 혼합 지연모델을 갖는 비동기식 명령어 캐쉬구조를 제안하며, 데이타 패스에는 지연무관인 회로모델을 적용하고 메모리 에는 번들지연모델을 도입하였다. 요소기술로는 명령어 캐시는 CPU, 프로그램 메모리와 4-상 핸드쉐이크(hand-shake) 프로토콜로 데이터를 전달하고, 8-K바이트, 4상 연관의 맵핑 구조를 가지며 Pseudo-LRU 엔트리 교체알고리즘을 채택하였다. 성능분석을 위하여 제안된 명령어 캐시를 게이트레벨로 합성하고 32비트 임베디드 프로세서와 연동하는 플랫폼을 구축하였다. 구축한 플랫폼에서 MI벤치마크 프로그램을 테스트하여 99%의 캐시히트율과 레이턴시가 68% 감소하는 결과를 얻었다.

• 한국통신학회논문지
• /
• 제25권5A호
• /
• pp.611-617
• /
• 2000

비동기 방식 W-CDMA 시스템은 동기식 방식보다 복합적인 셀 구조를 갖는 차세대 이동통신 시스템에 적합하다는 장점이 있다. 그러나, 이 경우 각 기지국마다 서로 다른 코드를 부여하기 때문에 단말기가 통화가능한 셀을 찾고 코드 동기를 이루는 데에 오랜 시간이 걸린다. 셀 획득의 지연은 통화 실패로 이어질 수 있으므로, 비동기 방식 W-CDMA 시스템을 구현하기 위해서는 고속 셀 탐색 알고리즘이 필수적인 기술이다. 본 논문에서는 도약 코드 시퀀스에 의하여 셀을 구분하고, 코드 블록 내의 이진코드이 위치를 도약코드를 사용하여 변화시킴으로써 기지국의 셀을 찾아내는 코드블럭 내의 코드 위치변조를 이용한 고속 셀 탐색 알고리즘을 제안한다. 제안된 방식은 기존의 방식에 비하여 보다 빠른 시간내에 셀을 찾을 수 있으며, 수신기도 더 간단하게 구현될 수 있다는 장점이 있다.